那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

InterfaceDesinger 使用案例-v1 -DDIO用法

XL FPGA技術(shù)交流 ? 來源: XL FPGA技術(shù)交流 ? 作者: XL FPGA技術(shù)交流 ? 2024-05-20 16:30 ? 次閱讀

DDIO用法

對于輸入輸出IO很多時(shí)候會用到DDIO的用法。對于DDIO,就是時(shí)鐘的雙沿采集或者發(fā)送數(shù)據(jù),所以必須要用到寄存器。它的設(shè)置也比較簡單,在intefaceDesigner中添加GPIO,并把register Option設(shè)置為register,另外要設(shè)置Double Data IO Option模式,分別為normal和resync。

f0cc70a8-0b41-11ef-b759-92fbcf53809c.png

下圖是易靈思的GPIO的結(jié)構(gòu)。

f0e998ae-0b41-11ef-b759-92fbcf53809c.png

對應(yīng)上圖我們以O(shè)DDIO為例,分別標(biāo)出了reg1,reg2和reg3三個(gè)寄存 器。當(dāng)OUT0為上升沿的觸發(fā)信號,即HI,OUT1為下降沿的觸發(fā)信號,即LO。當(dāng)DDIO模式設(shè)置為Normal mode時(shí),OUT1經(jīng)過reg3輸出;當(dāng)設(shè)置為Resync mode時(shí)OUT1經(jīng)過了reg2和reg3,reg2用于對數(shù)據(jù)打一拍來對齊數(shù)據(jù),下面是數(shù)據(jù)的輸出波形。

f0f8ee58-0b41-11ef-b759-92fbcf53809c.png

我們只需要在top模塊中添加相應(yīng)信號即可以用于控制:

module DDIO_Test(...  otuputoddio_HI,  output oddio_LO,
...
);

下圖為數(shù)據(jù)輸入時(shí)的波形,分別對應(yīng) Normal和Resync mode。

f111250e-0b41-11ef-b759-92fbcf53809c.png


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • IO
    IO
    +關(guān)注

    關(guān)注

    0

    文章

    461

    瀏覽量

    39372
  • GPIO
    +關(guān)注

    關(guān)注

    16

    文章

    1216

    瀏覽量

    52379
收藏 人收藏

    評論

    相關(guān)推薦

    忽略基極電流,V1未知,如何知道Q1的發(fā)射極電阻?

    我目前想要計(jì)算每個(gè)晶體管的DC集電極電壓和電阻,忽略 基極電流,beta=400 厄爾利電壓=200V, 為了計(jì)算Q1的集電極電壓和電流應(yīng)該需要先知道它發(fā)射極的參數(shù)吧,請問這種電路如何確定Q1的發(fā)射極電阻?
    發(fā)表于 11-06 11:07

    常用時(shí)序約束使用說明-v1

    時(shí)序約束使用說明-v1 文章出處:【微信公眾號:易靈思FPGA技術(shù)交流】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
    的頭像 發(fā)表于 11-01 11:06 ?250次閱讀

    Efinity FIFO IP仿真問題 -v1

    幾個(gè)文件? 我們來看下modelsim.do文件,里面vlog了fifo_tb.sv文件,另外還調(diào)用了flist文件里的文件,flist只有一個(gè)文件那就是fifo_sim.v。所以這個(gè)仿真只使用了兩個(gè)
    的頭像 發(fā)表于 10-21 11:41 ?1121次閱讀
    Efinity FIFO IP仿真問題 -<b class='flag-5'>v1</b>

    DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子

    電子發(fā)燒友網(wǎng)站提供《DS-AN4V724-A CN V1 集成式霍爾電流傳感器-芯森電子.pdf》資料免費(fèi)下載
    發(fā)表于 08-20 08:33 ?0次下載

    請問TLC352比較器的用法是否正確?

    , 否則CFGBVS電壓為DGND。輸入的VCFG的變化范圍是(1.5~3.3)V,VDD為3.3V用法是否正確? 謝謝
    發(fā)表于 08-14 08:10

    InterfaceDesinger 使用案例-v3

    ? 1、?DDIO用法 2、 時(shí)鐘輸出 3、 Efinity處理三態(tài)端口問題 4、 PLL的添加? 5、HSIO的解串器用法 ? 1
    的頭像 發(fā)表于 07-17 16:24 ?1212次閱讀
    <b class='flag-5'>InterfaceDesinger</b> 使用案例-<b class='flag-5'>v</b>3

    VisionFive v1下移植xv6,運(yùn)行到main.c時(shí)會出現(xiàn)莫名其妙錯誤為什么?

    不足,突破不了uart模式下加載32K的大小限制,偶然發(fā)現(xiàn)VisionFive v1下有更好方式加載運(yùn)行xv6內(nèi)核,依據(jù)“JH7100 Boot User Guide,Version: V1 Date
    發(fā)表于 05-21 08:15

    Efinity debugeri常見問題總結(jié)-v1

    (1)UUID mismatch Efinity在Debug時(shí)會出現(xiàn)UUID mismatch錯誤。很多剛開始使用的人經(jīng)常遇到。下面我們做一個(gè)總結(jié)。歡迎遇到案例時(shí)共同分享。 一般有以下幾種原因 (1
    的頭像 發(fā)表于 05-20 16:53 ?914次閱讀
    Efinity debugeri常見問題總結(jié)-<b class='flag-5'>v1</b>

    求助,求大神幫忙解答下Tamper(RTC_AF1)腳的作用及用法

    請大神們解釋一下Tamper(RTC_AF1)腳的作用及用法吧,謝謝!
    發(fā)表于 05-16 07:29

    SC171開發(fā)套件V1 技術(shù)資料

    SC171開發(fā)套件V1 技術(shù)資料 課程類別 鏈接 硬件平臺介紹及使用(SC171開發(fā)套件V1 ) https://bbs.elecfans.com/jishu_2421547_1_1.html 安卓
    發(fā)表于 05-09 17:58

    CMSIS-RTOS V1V2的區(qū)別是什么?

    最近的學(xué)習(xí)FreeRTOS,看到STM32CubeMX分別用CMSIS-RTOS V1,V2進(jìn)行封裝,請教CMSIS-RTOS V1V2的有什么區(qū)別?如果用在產(chǎn)品項(xiàng)目,哪個(gè)版本合適?
    發(fā)表于 04-11 06:06

    HK32M066B數(shù)據(jù)手冊V1

    64Kbyte Flash 和 8Kbyte SRAM。HK32M066B 內(nèi)置 5V 輸出的 LDO 穩(wěn)壓器、三組 N&N 溝道 MOSFETs 柵極驅(qū)動器。H
    發(fā)表于 03-11 15:35 ?0次下載

    EG2183D高壓600V2A半橋驅(qū)動芯片數(shù)據(jù)手冊V1

    1.特性?高端懸浮自舉電源設(shè)計(jì),耐壓可達(dá)600V?適應(yīng)5V、3.3V輸入電壓?最高頻率支持500KHZ?低端VCC電壓范圍8V-20V?輸出
    發(fā)表于 03-04 11:59 ?1次下載

    AWTK 開源串口屏開發(fā)(10) - 告警信息的高級用法

    告警信息是串口屏常用的功能,之前我們介紹了告警信息的基本用法,實(shí)現(xiàn)了告警信息的顯示和管理。本文介紹一下實(shí)現(xiàn)查詢告警信息和查看告警信息詳情的方法。1.功能之前我們介紹了告警信息的基本用法,實(shí)現(xiàn)了告警
    的頭像 發(fā)表于 02-24 08:23 ?368次閱讀
    AWTK 開源串口屏開發(fā)(10) - 告警信息的高級<b class='flag-5'>用法</b>

    大模型系列:Flash Attention V2整體運(yùn)作流程

    基于1.1中的思想,我們在V2中將原本的內(nèi)外循環(huán)置換了位置(示意圖就不畫了,基本可以對比V1示意圖想象出來)。我們直接來看V2的偽代碼(如果對以下偽代碼符號表示或解讀有疑惑的朋友,最好先看一下
    的頭像 發(fā)表于 02-21 11:38 ?2158次閱讀
    大模型系列:Flash Attention <b class='flag-5'>V</b>2整體運(yùn)作流程
    大发888娱乐场下载zhidu| 云龙县| 百家乐pc| 百家乐官网策略介绍| 百家乐官网娱乐城怎么样| 皇冠网店| 大发888娱乐城出纳| 顶尖百家乐的玩法技巧和规则 | 邯郸百家乐园真钱区| 电脑百家乐官网的玩法技巧和规则| 百家乐官网什么牌最大| 缅甸百家乐| 星空棋牌舟山| 大发888官方pt老虎机| 百家乐推荐| 威尼斯人娱乐信誉| 威尼斯人娱乐城是真的吗| 明珠百家乐的玩法技巧和规则 | 百家乐合法| 百家乐筹码多少钱| 赌百家乐的下场| 百家乐算牌皇冠网| 百家乐开户送十元| 百家乐足球投注网哪个平台网址测速最好 | 郑州百家乐官网高手| 青鹏百家乐官网游戏币 | 真人百家乐官网攻略| 大发888易发| 大发888博彩官方下载| 大连娱网棋牌打滚子| 皇冠走地| 百家乐官网美女荷官| 百家乐官网编单短信接收| 百家乐官网桌子豪华| 博彩百家乐官网画谜网| 真人百家乐宣传| 百家乐赌场代理荐| 百家乐桌现货| 威尼斯人娱乐平台代理| 乐百家| 至尊百家乐官网奇热网|