與通過源漏嵌入 SiC 應變材料來提高NMOS 的速度類似，通過源漏嵌入SiGe 應變材料可以提高PMOS的速度。源漏嵌入 SiGe 應變技術被廣泛用于提高90nm 及以下工藝制程PMOS的速度。它是通過外延生長技術在源漏嵌入SiGe 應變材料，利用鍺和硅晶格常數不同，從而對襯底硅產生應力，改變硅價帶的能帶結構，降低空穴的電導有效質量。

硅的晶格常數是5.431A，鍺的晶格常數是5.653A，硅與鍺的不匹配率是4.09%，從而使得 SiGe 的晶格常數大于純硅。圖2-10 所示為在硅襯底上外延生長 SiGe 應變材料外延。SiGe 應變材料會對橫向的溝道產生壓應力，從而使溝道的晶格發生形變，晶格變小。

在 PMOS的源漏嵌入SiGe 應變材料，如圖2-11所示，PMOS 的溝道制造在［110］方向上，SiGe 應變材料會在該方向產生單軸的壓應力，該壓應力可以使價帶能帶發生分裂，重空穴帶離開價帶頂，輕空六帶占據價帶頂，從而減小溝道方向的空穴的電導有效質量，最終源漏嵌入 SiGe 應變材料可以有效地提高 PMOS 的速度。

源漏嵌入 SiGe 應變材料也是利用選擇性外延技術生長的。源漏嵌入 SiGe 應變材料的工藝的硅源有SiCl4,SiHCl3,SiH2Cl3和SiH4，鍺源有GeH4，硅源中的氯原子（或者HCI）可以提高原子的活性，氯原子的數目越多，選擇性越好，這是因為氯可以抑制Si在氣相中和掩膜層表面成核。鍺含量是 SiGe 應變材料外延工藝的一個重要參數，鍺的含量越高，應力越大。但是，鍺含量過高容易造成位錯，反而降低了應力的效果。

圖2-12所示為PMOS 的源漏嵌入 SiGe應變材料的工藝流程。