所有的信號都遵循從驅動端，經由信道/夾具到達接收端的路徑。由于信道的帶寬是有限的，并且在傳輸路徑中反射、串擾或其他噪聲源的影響，接收端的信號質量會大大下降導致誤碼率極高，影響通信質量。

因此我們需要在發(fā)送端或者接收端對信號質量進行補償以減少信號失真對通信性能的影響。補償技術主要分成加重和均衡兩大類。預/去加重是作用在發(fā)送端對信號進行預失真以應對信道影響；均衡器是作用在接收端對信號失真進行補償。

對于信號質量來說，眼圖是最直觀的觀測工具，圖1利用力科示波器對比了均衡前后信號眼圖，很明顯看出經過均衡后的信號“眼睛”張開了。

圖1.1 經過信道的信號

圖1.2 均衡后的信號

一、加重技術

由于信道的帶寬是有限的以及傳輸線的趨膚效應，使得高頻信號經過信道介質后衰減比低頻信號大。因此加重技術用在發(fā)送端來彌補信號高頻和低頻部分的幅度不平衡。加重技術包含預加重和去加重兩種。預加重（Pre-Emphasis）技術是在信號的每一個跳變時刻（包含高頻部分）對信號的高頻部分進行增強，從而彌補高頻信號相對更大的衰減；相對應的，去加重（De-Emphasis）技術降低信號跳變以外的低頻部分幅度，同樣能達到高低頻部分幅度平衡的目的。通常，預/去加重電路數學特性可以由N階FIR濾波器來表征。

圖2

FIR濾波器通過對輸入信號不同頻率成分進行系數加權處理，可以改變高/低頻幅度從而實現預/去加重。

圖3

圖4

圖5

圖3~圖5是利用力科示波器以及自帶SDA軟件對預加重的效果進行模擬，圖3是做過預加重處理的原始波形，可以看到信號上升沿（即高頻部分）比低頻部分幅值大。圖4是未經過信道的眼圖，圖5是經過10英寸背板的信號眼圖。可以看到預加重抵消了信道的影響。

二、均衡技術

通常來說，均衡技術主要包含CTLE（連續(xù)時間線性均衡）、FFE（前饋均衡）以及DFE（決策反饋均衡）三種。

1CTLE(Continuous Time Linear Equalizer)

CTLE是一個模擬均衡器，類似一個高通濾波器，以補償信道中高頻衰減。以PCIE3.0協(xié)議規(guī)范為例，典型的數學表達式為：

利用CTLE調節(jié)高頻/低頻的衰減，頻響示意圖如圖6，標紅色點為零點，藍色點為極點。

可以明顯看出在低頻的時候衰減是幾乎不變的，隨著頻率增高并越過零點后，衰減逐漸減少。兩個極點之間有一個最大值，之后衰減又會增大。因此可以利用的頻段便是前兩段，通過配置零點和極點的值來確定信號中需要補償衰減的頻率范圍，DC gain用來設置衰減幅值。通常像PCIE、USB、DP等高速串行協(xié)議，協(xié)會會在規(guī)范書中規(guī)定CTLE的零點、極點、DC gain值。

圖6

圖7示意圖可以顯示CTLE對信道函數的補償作用，紅色線為信道函數，呈現低通特性，綠色線為CTLE響應曲線，藍色線為補償后的響應曲線。可以看出補償后的響應曲線在較寬的頻率范圍內都呈現平穩(wěn)的特性。

圖7

利用力科示波器SDA軟件來仿真CTLE對經過20in背板的PRBS信號進行均衡的結果，右圖為未經過均衡的信號，左圖為經過均衡的信號：

圖8

可以看到原始信號因為受到信道低通特性影響，出現高頻部分衰減大的現象，眼圖中有“雙眼皮”的現象，引起極大的ISI；而經過CTLE均衡以后的眼圖質量得到極大的改善。從SDA軟件測量抖動結果來看，經過CTLE均衡后信號的ISI抖動降低了約三分之二。

2FFE（Feed Forward Equalizer）

FFE通過改變前后比特對當前比特的影響來補償ISI。FFE的數學特性跟加重一致，也可以由FIR濾波器來表征，如下公式所示：

其中P是前置系數的個數，N是濾波器系數的個數。

在力科示波器SDA仿真軟件中，FFE的參數訓練算法是Levenberg–Marquardt，以減小眼圖中心高電平和低電平的范圍為最小化目標來訓練濾波器參數。在ISI較大的時候，眼圖中會存在多個眼睛的現象或者眼圖凹陷，因此眼圖高電平和低電平的范圍會很寬。因此基于Levenberg-Marquardt的算法能夠盡量使眼圖張開。

圖9

利用力科示波器對PRBS7信號經過20in背板后的眼圖進行仿真，并利用SDA軟件加載FFE對信號進行均衡。可以從圖9看到加載FFE后的信號眼圖張開了，并且利用示波器游標功能對眼圖中心高電平幅度變化進行測量可以得到FFE均衡將高電平的范圍縮小了約一半。

3DFE（Decision Feedback Equalizer）

DFE屬于非線性均衡，可以很好的適用于急劇變化的色散信道。通過減輕前面符號對當前符號的影響，從而減少當前符號的失真。

圖10

如圖10，輸入對應比特序列101的信號脈沖經過帶限信道以后，在相同采樣時刻，由于b[n-2]脈沖拖尾長，對b[n-1]產生了影響。將導致紫色曲線上經過信道后的0比特電平比原始b[n-1]的0比特電平高很多，容易引起誤判。DFE可以將b[n-2]處的碼元信息延遲反饋到輸入信號，反饋機制可以減掉適當的電平值，就可以增加正確判斷概率。

與FFE前饋控制不同，DFE采取反饋的控制方式。工作流程如下圖：

圖11

DFE包含量化器、反饋濾波器以及決策器。在物理實現電路中，量化器功能類似于1bit ADC，對輸入信號進行采樣。反饋濾波器會將采樣后的數據延遲并加權后補償到輸入信號中。最后決策器會進行邏輯判決。

利用力科示波器對經過15in FR4 PCB板的10Gb/s信號進行DFE均衡仿真，得到恢復后的信號，如下圖：

圖12

圖12中左邊為原始經過15in PCB信號，右邊為經過DFE均衡器后的信號，信號質量明顯得到改善。

三、小結

許多高速串行協(xié)議采取多個均衡或加重技術相結合的方式，以保證更好的信號質量，如PCIE3.0或以上/DP UBHR采用了CTLE+DFE均衡方案；SERDES采用了Emphasis+CTLE的方案。用戶可以根據協(xié)議規(guī)定的均衡技術和對應參數來進行配置。在非標的高速協(xié)議中，用戶可以利用力科示波器SDA分析軟件中自帶的均衡仿真器對信號質量進行調試，以得到滿意的均衡參數。

關于我們

特勵達力科（Teledyne Lecroy）是高端示波器、協(xié)議分析儀和其他測試儀器的領先制造商，可快速全面地驗證電子系統(tǒng)的性能和合規(guī)性，并進行復雜的調試分析。

1964 年成立以來，公司一直專注于將強大的工具整合到創(chuàng)新產品中，以提高“洞察時間”。更快的洞察時間使用戶能夠快速查找和修復復雜電子系統(tǒng)中的缺陷，從而顯著縮短產品的上市時間。