如果需要重讀，需要用ram，如果不需要重讀的話就用FIFO

雙buffer不太好實現(xiàn)錯誤重傳機制?。。。?/p>

雙buffer作用：

1、跨時鐘域

2、完成數(shù)據(jù)位寬轉(zhuǎn)換

3、完成數(shù)據(jù)緩沖

雙buffer緩沖操作示意圖，在操作工程中存在兩個clock1 和clock2，但是輸入輸出的傳輸帶寬不能相差太大，會出現(xiàn)數(shù)據(jù)覆蓋的現(xiàn)象

1、如上圖所示，輸入端讀數(shù)據(jù)比寫數(shù)據(jù)速度要塊，這樣的話，在數(shù)據(jù)寫完后讓外部來讀，這樣在寫的過程中，空閑的時間，讀端，可以進行數(shù)據(jù)操作等操作（100MHz * 8bit 《 75MHz * 16bit）

2、寫完一次數(shù)據(jù)就用選擇器選擇另外一個ram寫，在下降沿時切換，讀選擇器類似。

3、快時鐘域向慢時鐘域傳輸信號時，需要將寫入的片選信號data|_v延遲兩拍

testbeach中產(chǎn)生的數(shù)據(jù)思路

ISE產(chǎn)生的ipcore，不使用ISE自帶的simulation仿真，直接用modulesim仿真時出現(xiàn)加入的ipcore找不到相關(guān)文件，如圖所示

直接到該目錄下搜索，然后copy出來到你的工程文件中