準備工作

PS模式首先要把Bitstream Generation中的

（1）JTAG模式選擇為Passive

（2）根據PS的位寬選擇相應的Programming Mode.

（3）生成相應的下載文件。注意修改Bitstream生成模式時，不需要進行工程的全編譯，只需運行最后一步數據流生成即可。

PS配置啟動過程

這里以X1模式為例，PS的配置過程如下：

（1）在啟動配置之前要先把CRESET_N拉低tCRESET_N,然后拉高；

（2）在CRESET_N拉高之后，要等待tDMIN,才可以發送同步碼，這期間可以翻轉CCK；下面就是同步碼。

（3）發送同步碼，數據與時鐘為上升沿觸發；要求外部處理器連續發送數據直到數據完成，發送每個字節中間要有等待時間；

（4）數據發送完成后，繼續發送CCK時鐘100周期,或者一邊發送一邊檢測CDONE，直到CDONE為高。實際上也確實有客戶因為沒有拉時鐘而啟動不了的情況。

控制信號處理

易靈思Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N,CSI幾個信號控制。FPGA進入用戶模式前不要對這幾個信號進行翻轉。

目前易靈思的Programmer工具只支持PS x1模式，所以如果實在找不配置失敗的原因，可以通過邏輯分析儀來分析數據差異。x2和更高位寬需要通過外部微處理器，如MCU來操作。

這里需要注意的是在配置過程中，控制信號不要進行翻轉，目前看到的現象是在多次配置過程中，在連續兩次配置過程中，由于CSI翻轉造成第二次配置失敗。

應用案例

目前T20F169測試PS x4模式。時鐘為30MHz，tCRESET_N拉低790ns,tDMIN為2us,數據配置完成后又繼續發送時鐘100個以上?？梢詥印Ｓ脮r104ms

另外要提下數據順序問題，實際在發送過程是依次發送的。且第個字節從高位先發送。

整體配置過程波形如下，SS_N有時會有很多毛刺，時鐘之間也會有一些持續拉高的時間，但都不影響 。

在發送數據每個字節間要加點延時。

Ti180注意事項

上電要求SPI為Mode3模式，也就是CCK上電要為高。其余注意事項請參考相關文檔。

如果經過以上的操作還不能正常進行ps的操作。我們還可以進行對比：

這里以Ti60F225為例：

（1）硬件連接

Demo板預留了J6排針座。

在上電之前，把demo板信號下下載器的對應信號連接

J6.1<->YLS.DL.VCC

J6.2<->YLS_DL.GND //SSL_N為低，復位釋放后進入PS模式。

J6.3<->YLS_DL.CDI0

J6.7<->YLS_DL.CCK

J6.8<->YLS_DL.GND

（2）生成PS數據流。在Project Editor->Bitstream Generation中把模塊選擇成Passive x1模式，重新生成數據流。

注意不需要全編譯，只需要重新生成數據流即可。

（3）配置程序。文件生成后，對demo板上電，然后在programmer中選擇SPI Passive模式，下載即可。如果配置成功會有下面的提示。當然也可以查看程序的運行情況來確認。

審核編輯 黃宇