介紹

鑒相器+電荷泵（PFD+CP）是鎖相環內部的重要結構，在通信系統、頻率合成以及時鐘信號生成中有著廣泛的應用。鑒相器用于檢測兩個輸入信號的相位差，電荷泵把鑒相器輸出的相位差轉換成電荷輸送給濾波器，用于給后續的震蕩器提供控制電壓。本文將對鑒相器和電荷泵結構進行設計和優化。

基礎電路設計與仿真

使用巨霖的通用電路仿真軟件-PowerExpert可以搭建一個PFD結構如下：

上圖是一個基礎三態PFD的電路，它可以檢測兩個輸入的時鐘信號的相位差，根據相位差在輸出“Up”和“Down”的位置體現（本電路不僅可以鎖定相位，也可以鎖定頻率）。它的工作原理非常簡單，當兩個D觸發器都被上升沿觸發時，RESET引腳將其重置，第一個上升沿觸發與重置的時間差就是兩個輸入信號的相位差。仿真波形結果如下：

在PFD電路后面加上CP，即可將代表相位差的脈沖信號轉換成電荷輸出。基礎PFD+CP結構如下：

根據PFD傳來的“Up”和“Down”信號，控制兩個方向相同的電流源給負載電容充電，當“Up”和“Down”有相位差存在時，電容將被充電，根據電容上極板的電荷正負即可判斷兩個信號誰的上升沿先到。

優化

PFD 死區問題優化：

上述電路存在一些缺陷，當“Up”和“Down”信號上升沿相距過小的時候，兩者相差的時間不足以讓CP的輸出icp波形產生一個完整的脈沖，這種情況被稱為鑒相器的“死區”，處在“死區”范圍內的信號差不能被檢測并輸送到后續電路，這將會導致Jitter增加，環路增益減小。優化此問題的方案也很簡單，只需要在與門后面加一級延遲就可以防止“死區”的產生。添加延遲后的仿真波形如下，可以看出即使在兩個輸入信號差距很小的情況下，由于Delay的存在，icp波形仍然存在脈沖。

PFD 鎖定速度優化：

由上述分析和波形不難發現，上一節搭建的PFD結構，頻率在單位時間內與其脈沖信號出現的時間間隔成反比，與兩個輸入信號的相位差成正比。這樣的線性關系導致當兩個信號相位差過大時，上述的PFD結構工作效率不夠高，會浪費功耗，下面提出一種非線性的PFD結構來優化此問題：

該電路將RESET信號的兩個與門的輸入分別連接到了輸出信號“Up/ Down”和輸入信號“fref/fdiv”，實現了PFD相位差與輸出電壓的“非線性”關系。不難看出當相位差大于∏時（假設fref領先fdiv），“Up”信號會一直保持高電平，直至相位差小于∏，加速了鎖定過程消耗的時間。

PFD還有許多其他方向的優化空間，如相位噪聲，抖動，面積等，篇幅問題不再贅述。

CP 結構優化：

前面提到的CP結構是最基礎的設計，它主要有以下幾個問題：

1)兩個控制開關信號“Up/Down”之間的偏移。

2)上下兩個電流源的失配。

3)“Up/Down”信號控制的開關向后續電壓輸出的時鐘饋通和電荷注入。

4)電流源寄生電容向后續電壓輸出的電荷共享。

上述的問題在高速開關的狀態下會更加明顯，下圖中的結構可以優化上述四個問題：開關控制信號的偏解決可以用下圖結構解決，紅框內的傳輸門用于均衡“Up/Down”兩個信號的延遲。

電流源失配問題通過中間的運放進行反饋調節；電路中A點電壓與B點非常接近，B點和C點之間接入一個單位增益的運放保證兩點電位相等，這樣無論電流流向B和C任意一個通路，都可以保證穩定壓差，從而避免電荷共享問題。開關對后續電路影響在本電路中僅采用了最簡單的互補開關的優化，效果并不是最好的，有興趣的讀者可以自行查找更多結構優化的方向。

歡迎從官網申請試用我們的軟件，過程中的任何疑問可聯系support技術人員，期待與您的交流！