如上圖所示，PCB板上的圖形在被蝕刻出來之后，存在兩種不同的形式：

形式一：圖形位于介電層表面之上，其底部附著于介電層表面。

形式二：圖形嵌入到介電層之中，其底部與介電層表面齊平或略低于介電層表面。

“形式二”的圖形在PCB業界多稱為埋線路，而“形式一”的圖形沒有查到相關的稱呼，我們暫且稱之為傳統線路。

傳統線路

PCB制造行業的圖形制造工藝，不管是減銅法和加成法(全加成和半加成mSAP/SAP)均可以實現傳統線路的制作。

傳統線路PCB板的生產制作，PCB板廠通常基于PCB板設計工藝和制造成本的綜合考量而采取不同的圖形工藝，以實現品質與成本的平衡。

埋線路

埋線路的制作涉及埋入線路技術ETS或EPP技術。

ETS：Embedded Trace Substrate

EPP：Embeded Pattern Process

ETS/EPP技術也是一種無芯基板Coreless工藝， 其與常規Coreless工藝的區別在于：有一層表層圖形形成在Detach Core材料的表層銅箔上，并利用壓合工藝將圖形埋入介質層中(常規Coreless工藝是直接在銅箔上增層)；再在Detach Core基板分離后，通過閃蝕Flash Etching將底銅咬蝕掉形成埋入式圖形。

Detach Core結構如下，其作為支撐輔助層材料，以實現超薄、細線路PCB板的制作。

ETS/EPP技術可以做到最小線寬/線距15μm/15μm以下，線路控制精度高，而且線路嵌入樹脂中。

所謂“線路嵌入樹脂中”是指線路的上面被樹脂包覆，線路結合力大；這也是埋線路的優點之一。

埋線路PCB板

市場上使用ETS/EPP技術的PCB板，通常被稱為埋線板或平齊板。

埋線路設計走mSAP或SAP工藝。

多為薄板，超薄板設計，如CSP(Chip Scale Package)封裝基板。

挑戰點：在產品封裝過程中，埋線深度會影響錫球與焊盤的焊接，尤其是當埋線深度較大時，可能會導致焊接不良和產品失效等異常。

特殊管控點：圖形表面與介電層表面的深度差Recess depth (常見規范<=5um)。

如前所述，埋線路設計之PCB板需要使用無芯基板Coreless工藝，但其流程與常規Coreless工藝PCB板的區別如下：

常規Coreless工藝PCB板：直接在Detach Core表面銅箔上增層。

埋線路Coreless工藝PCB板：Detach Core的表層銅箔是埋線路層別。

埋線路PCB板的具體制作流程相對比較復雜，本文會結合如下案例進行簡單說明，歡迎感興趣的朋友斧正及交流。

案例(***資料源于網絡，僅供參考***)：埋線路設計之2層PCB板，Layer 1層為埋線路設計。

Pattern圖形L1層走mSAP/SAP流程(Detach Core表面銅箔形成之層別)：

->化銅->壓膜->曝光->垂直顯影->圖形電鍍->去膜->烘烤->棕化->疊板->壓合->

Pattern圖形L2層走mSAP/SAP流程(壓合增層之層別)：

->Laser drilling->化銅->壓膜->曝光->顯影->圖形電鍍->去膜->烘烤->Detach Core分板->Flash Etching->

埋線板產品示例