本文要點(diǎn)

什么是 EMC 外殼？

選擇 EMC 外殼材料時需要考量的事項(xiàng)。

EMC 外殼設(shè)計要點(diǎn)。

如果設(shè)備具有電磁兼容標(biāo)志，則表明它帶來的電磁干擾符合 EMC 標(biāo)準(zhǔn)規(guī)定。符合 EMC 標(biāo)準(zhǔn)的設(shè)備可在電磁環(huán)境中安全運(yùn)行，并且不會對附近設(shè)備的運(yùn)行產(chǎn)生干擾。為了達(dá)到必需的電磁兼容性水平，以便在電磁污染環(huán)境中正常運(yùn)行，EMI 濾波器或設(shè)備屏蔽通常會被使用。在本文中，我們將探討什么是 EMC 外殼，并將提供 EMC 外殼設(shè)計中需要考量的一些要點(diǎn)。

EMC 外殼基礎(chǔ)知識

電磁波由電場和磁場組成。電場和磁場的場強(qiáng)決定了電磁波的阻抗。電場由高阻抗電壓源電路產(chǎn)生，磁場由低阻抗電流源電路產(chǎn)生。要實(shí)現(xiàn)電磁兼容，必須減弱電磁場的強(qiáng)度。

EMC 外殼設(shè)計可降低干擾強(qiáng)度

EMI 屏蔽

為了降低干擾強(qiáng)度，會使用 EMI 屏蔽。EMI 屏蔽是一種 EMC 外殼，用在發(fā)射器和感受器之間，以減弱電磁場強(qiáng)度。可以將它們視為 EMI 源和敏感設(shè)備之間的一道隔斷，通過電磁場衰減來減輕輻射干擾的影響。

屏蔽效能

衡量 EMI 屏蔽是否能很好地減弱電磁場的品質(zhì)因數(shù)為屏蔽效能。屏蔽效能的數(shù)學(xué)定義是放置 EMI 屏蔽之前和之后的電磁場強(qiáng)度比率，用分貝 (dB) 表示。

電磁場衰減

使用 EMI 屏蔽后，電磁場強(qiáng)度衰減（損耗）取決于屏蔽材料的厚度、磁導(dǎo)率、電導(dǎo)率、干擾頻率等材料特性以及 EMI 源和屏蔽之間的距離。EMI 屏蔽通過吸收、反射和再反射來實(shí)現(xiàn)電磁場衰減。

吸收損耗取決于屏蔽厚度和屏蔽材料的吸收系數(shù)。反射損耗受電磁波阻抗的影響，與 EMI 屏蔽的固有阻抗成反比。反射發(fā)生在空氣到金屬屏蔽的邊界處。再反射損耗很大程度上取決于吸收損耗。再反射發(fā)生在金屬屏蔽到空氣的邊界處。

EMC 外殼設(shè)計

在任何電氣或電子系統(tǒng)設(shè)計中，EMC 設(shè)計都是一個重要參數(shù)。如果能夠適當(dāng)過濾設(shè)備干擾并且實(shí)現(xiàn)完美接地，那么 EMC 外殼設(shè)計的重要性會降低。但考慮到 EMI 的不可預(yù)測性，最好還是在設(shè)計中加入 EMI 屏蔽或 EMC 外殼。

選擇 EMI 屏蔽材料

EMI 屏蔽材料的選擇至關(guān)重要，因?yàn)?span style="color:rgb(20,123,209);">材料的物理特性和電氣特性將影響屏蔽效能。目前可供選擇的外殼材料有金屬和非金屬。非金屬材料用于 EMI 屏蔽時，通常需要經(jīng)過金屬化工藝處理。非金屬材料金屬化技術(shù)包括化學(xué)鍍、真空沉積、導(dǎo)電噴漆、電弧噴涂等。

任何 EMC 外殼設(shè)計都會涉及到一些用于布線的開口、通風(fēng)或是連接上下游器件的介面。這些開口或孔為電磁耦合提供了通路，因此最好避免 EMI 屏蔽表面出現(xiàn)不連續(xù)性。如果外殼上必須存在孔或接縫，那么必須仔細(xì)確定這些孔或接縫的尺寸，因?yàn)殡姶篷詈闲嗜Q于孔徑大小和電磁波的波長 ()。一般規(guī)則為，微波系列產(chǎn)品的開口不得大于 /50，商用產(chǎn)品的開口不得大于 /20。除開口尺寸外，設(shè)計 EMC 外殼時，還需要遵循另外一些準(zhǔn)則：

盡量減少不連續(xù)性。

外殼接縫處和不連續(xù)處需充分粘合。

使用相似的金屬進(jìn)行粘合，以避免電化學(xué)腐蝕。

若為非永久粘合，應(yīng)確保采用壓力足夠大的緊固方法，保證粘合處嚴(yán)絲合縫。

表面不平坦時，使用 EMI 屏蔽墊片。

墊片的厚度為能提供所需強(qiáng)度的最小厚度。

確保外殼的接觸面清潔、無油污、無灰塵、無銹跡、無濕氣。

在 EMC 外殼設(shè)計中，要提高屏蔽效能，需要考慮許多細(xì)枝末節(jié)。如果在材料選擇、孔徑尺寸或墊片尺寸方面疏忽大意，可能會導(dǎo)致電磁耦合的發(fā)生，失去電磁屏蔽作用。Cadence 的設(shè)計和分析工具套件可以幫助用戶設(shè)計和驗(yàn)證 EMI 屏蔽和外殼。

Cadence Clarity 3D Solver 電磁（EM）仿真器用于設(shè)計關(guān)鍵的互連、IC 模塊、PCB、封裝的聲學(xué)濾波器和系統(tǒng)整合單晶片（SoIC），通過利用 Cadence 分布式多處理技術(shù)，克服了傳統(tǒng) EM 分析軟件的限制，提供幾乎無限的容量和 10 倍的仿真速度提升。

這款強(qiáng)大的 3D EM 仿真器通過支持優(yōu)化、調(diào)整和良率分析的 3DEM 參數(shù)化研究，解決未預(yù)見的共振和結(jié)構(gòu)件耦合帶來的設(shè)計問題。