2018年7月3日，中國北京 — 在6月27日開幕的世界移動大會MWC上海展會上，聯想集團、中國移動、賽靈思（Xilinx）、Napatech、銳德世（Radisys）五家公司聯合推出了業界首個支持多形態加速硬件、軟硬件充分解耦的移動接入網云化方案 。

聯想集團副總裁、聯想研究院企業服務云計算實驗室和5G實驗室負責人黃瑩博士表示：“無線網基站云化與虛擬化是5G時代的重要技術方向，對運營商優化網絡效率、促進業務創新、提升用戶體驗等方面，均具有深遠意義。聯想致力打造基于NFV技術的端到端產品與服務，在硬件加速與整體軟、硬件解決方案等方面持續創新，助力運營商網絡云化、虛擬化與智能化的轉型。”

今年2月，中國移動聯合全球多家運營商，在C-RAN理念的基礎上進一步發起了開放智能無線網絡（O-RAN）聯盟，首次提出“智能管控、開放接口、開源白盒”無線接入網的核心理念，將進一步推進無線網基站的云化和虛擬化，最終實現軟硬件解耦的開放設備。NFV虛擬化平臺需要通過引入加速硬件設備進一步提升性能、優化能效、節省成本，這已在業界形成了共識。而目前加速器方案存在功能專一、接口不統一等問題，造成軟硬件無法解耦。在這一背景下，中國移動從運營商實際需求出發，提出引入硬件可編程、且接口統一封裝的硬件加速解決思路。與聯想集團聯合行業伙伴積極探索這一理念下的NFVI解決方案，取得了階段性成果。

中國移動研究院首席科學家易芝玲博士表示：“中國移動致力于推進統一的硬件加速器封裝接口方案的研究，感謝聯想公司及合作伙伴的支持。這一方案是在保證軟硬件解耦的基礎上，利用可編程通用硬件加速器提升NFV平臺的整體能效，降低綜合成本。無線云平臺是支撐O-RAN整體方案的基礎，歡迎業界更多的合作伙伴加入到我們的研究中來，為實現開放、智能的無線接入網而努力。”

本次聯合展示采用聯想ThinkCloud Accelerator云加速器方案，包括聯想ThinkCloud NFVI電信級云平臺軟件，以及x86服務器與交換機硬件；其中ThinkCloud NFVI可自動適配不同廠商、不同形態的加速硬件設備，并通過對加速硬件的抽象與虛擬化，向網元應用提供一套統一的API接口，降低應用開發與移植復雜度，促進應用軟件與加速硬件的充分解耦。

聯合展示中的加速硬件設備包括基于賽靈思FPGA可編程芯片的Napatech智能網卡和基于ASIC專有芯片的第三方板卡。賽靈思FPGA可編程芯片提供了靈活的硬件邏輯編程和可重配置能力與強大的計算性能和能效，可以適用從邊緣到核心的眾多NFV應用場景。基于賽靈思FPGA芯片，Napatech智能網卡方案實現了對Open vSwitch （OVS）虛擬交換機與無線基站PDCP加解密等轉發與計算密集型運算的加速，大幅降低CPU負載，提升性能，節約成本。

賽靈思通信市場部副總裁Farhad Shafai表示：“為了滿足迅速演進的5G C-RAN對敏捷性，可擴展性及靈活性的需求， 在Napatech 智能網卡上利用賽靈思自適應平臺展示了標準開放API加速。該智能網卡解決方案通過硬件抽象層API為運營商提供了易管理、易部署的解決方案， 并可利用靈活經濟的方式滿足性能需求。利用運行在聯想服務器與云平臺軟件上的銳德世Radisys PDCP協議棧部署基于C-RAN加速平臺的加速器抽象層API，展示了電信云中基于FPGA的加速所帶來的靈活、保證時延及性能收益等優勢！”

Napatech首席市場官Jarrod J.S. Siket表示：“目前NFV用于虛擬化RAN的部署模式是使用x86服務器，但實際上碰到了主要的性能瓶頸。 若是將復雜的網絡與安全任務卸載到基于FPGA的SmartNIC，運營商可以使用通用服務器的架構維持NFV模式來進行VNF處理，而不會影響LTE和5G應用所需的性能、延遲成本和功耗目標。”

面向O-RAN無線網基站的云化和虛擬化，銳德世Radisys提供高性能、高擴展性的4G與5G協議棧。此次合作中銳德世Radisys提供了PDCP協議棧虛擬化網元，該網元支持在單一虛擬機中運行，并可靈活擴容多虛擬機，滿足不同負載情況下處理能力的彈性伸縮。

銳德世Radisys副總裁、軟件及服務解決方案總經理Neeraj Patel表示：“銳德世Radisys非常高興能與各方合作伙伴持續協作，共同推動本次面向真實場景部署的5G vRAN重要展示。在本次聯合展示中，我們的高性能PDCP軟件協議組，包括UE模擬器和網絡打流器，與我們生態合作伙伴的軟、硬件平臺相集成，推動了本次中國移動RAN加速展示的成功。”

基于硬件加速的無線接入網云化方案

在本次大會上，五家合作公司現場展示了PDCP虛擬化網元與NFVI軟、硬件平臺的充分解耦——同樣一套PDCP網元應用，無需修改，即可自動適配基于FPGA和ASIC不同形態的加速設備，實現對ZUC編解碼算法的硬件加速；當系統中不具備加速硬件時，網元應用也可自動采用基于CPU的純軟件實現。在性能方面，與CPU純軟實現相比，采用賽靈思FPGA的Napatech智能網卡方案可提升ZUC編碼吞吐量10倍、PDCP整體吞吐量3倍，并且實現時延的20倍降低。

展望下一階段工作，五家合作公司計劃將進一步優化方案、提升性能；同時也期望業界有更多合作伙伴加入聯合研發，促進開源社區接納可編程通用加速器的方案，以及統一的封裝接口方案，最終促進NFVI高能效解決方案的成熟，加速NFV在無線側的應用產業落地。

關于賽靈思

賽靈思致力于通過開發高度靈活和自適應的處理平臺，為從端點到邊緣再到云端的多種不同技術的快速創新提供支持。賽靈思是 FPGA、硬件可編程 SoC 及 ACAP 的發明者，旨在提供業界最具活力的處理器技術，實現自適應、智能且互連的未來世界。