全加器

全加器英語名稱為full-adder，是用門電路實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加并求出和的組合線路，稱為一位全加器。一位全加器可以處理低位進(jìn)位，并輸出本位加法進(jìn)位。多個(gè)一位全加器進(jìn)行級(jí)聯(lián)可以得到多位全加器。常用二進(jìn)制四位全加器74LS283。

全加器是組合邏輯電路中最常見也最實(shí)用的一種，考慮低位進(jìn)位的加法運(yùn)算就是全加運(yùn)算，實(shí)現(xiàn)全加運(yùn)算的電路稱為全加器。而其功能設(shè)計(jì)可以根據(jù)組合邏輯電路的設(shè)計(jì)方法來完成。通過邏輯門、74LS138譯碼器、74LS153D數(shù)據(jù)選擇器來實(shí)現(xiàn)一位全加器的電路設(shè)計(jì)，并且實(shí)現(xiàn)擴(kuò)展的兩位全加器電路。并且Multisim是一個(gè)專門用于電路設(shè)計(jì)與仿真的工具軟件。它以界面形象直觀、操作方便、分析功能強(qiáng)大、易學(xué)易用等突出優(yōu)點(diǎn)，迅速被推廣應(yīng)用。

全加器工作原理

全加器是能夠計(jì)算低位進(jìn)位的二進(jìn)制加法電路。與半加器相比,全加器不只考慮本位計(jì)算結(jié)果是否有進(jìn)位,也考慮上一位對(duì)本位的進(jìn)位,可以把多個(gè)一位全加器級(jí)聯(lián)后做成多位全加器.

一位全加器的真值表如下圖，其中Ai為被加數(shù)，Bi為加數(shù)，相鄰低位來的進(jìn)位數(shù)為Ci-1，輸出本位和為Si。向相鄰高位進(jìn)位數(shù)為Ci

描述+一位全加器的表達(dá)式如下：

Si=Ai⊕Bi⊕Ci-1

第二個(gè)表達(dá)式也可用一個(gè)異或門來代替或門對(duì)其中兩個(gè)輸入信號(hào)進(jìn)行求和：