那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

中繼補償傳輸信道耗損 Retimer確保訊號完整性

西西 ? 作者:廠商供稿 ? 2018-08-16 16:05 ? 次閱讀

文.Joseph Juan

USB規范是USB開發者論壇(USB IF)維護的產業標準,規定了許多個人計算機與外接接口設備間USB連接事項,比如電纜、接頭、連接協議、通訊以及電源。作為目前最新版本的USB規范,USB 3.2將數據傳輸帶寬大幅提升至10Gbps。USB 3.2 Gen2規范大幅提升了數據編碼效率,提供的速率比USB 3.1 Gen1一代提供的速率(5Gbps)快一倍。

USB Type-C(也作USB-C)支持最新的USB 3.2標準。特性完備的USB-C電纜可支持10Gbps的數據吞吐量,是USB 3.2 Gen1標準的兩倍。根據DisplayPort 1.4標準,在每路顯示輸出中該電纜支持四信道,每信道數據傳輸率可達8.1Gbps。DisplayPort則是以數據報的形式通過數字接口同時傳輸高分辨率音視頻信號,總帶寬可達32.4Gbps。高速的數據傳輸率和常見的嵌入式時鐘架構的結合,有助于在差分訊號對信道中傳輸海量的數據和影音頻號。

訊號完整性成高速訊號傳輸挑戰

高速訊號在通過電纜或印刷電路板傳輸時,衰減現象很嚴重,甚至會導致訊號畸變。訊號通常透過傳輸線路傳輸,長度為10到12英吋的傳輸線路導致的通道插入損耗達20dB或更高。此外,反射、串擾、雜波訊號和散射都會導致訊號完整性與眼圖區間惡化。訊號傳輸距離增加導致訊號衰減程度加重且訊號質量下降,進而導致數據位錯誤,無法在遠程或接收端成功復原傳輸的訊號。

為避免或減輕這種現象,須為數據傳輸率為8.1Gbps以上的串行接口設置中繼器,以濾除隨機雜波和系統噪聲,使訊號符合規范要求。中繼器通常部署在信道途中,以補償信道損耗。目前有兩種類型的中繼器:Retimer和Redriver。Retimer可對來自上游信道的訊號進行均衡,使用CDR恢復時鐘訊號,并生成數字應激訊號,傳送至下游信道。Redriver可均衡來自上游信道的訊號并將其傳送至下游通道。它的輸出訊號在輸入訊號的連續驅動下生成。Redriver不包含CDR,也不執行復位時操作。

桌機/筆電USB-C與USB-A接口訊號改善方案

在所有互聯協議中,數據傳輸速率不斷提高,對CPU的性能要求更高,進而提升整個信道的數據傳輸速率。當主流CPU供貨商不斷減小其芯片尺寸以降低功耗、維持性價比時,這種情形尤其明顯,最終導致保證訊號符合規范要求的最大傳輸路徑長度不斷縮短。

英特爾Intel)的CNL和CFL平臺USB3.1 Gen 2應用設計指南建議OEM廠商在使用USB-C接頭時,使用基于Retimer的主動復用解決方案;在使用USB Type-A接頭時,使用Retimer方案,以保證訊號完整性,獲得更好的JTOL區間。Retimer應用必須符合USB 3.2規范的附錄E,在USB 3.2 Gen2模式下能夠提供23dB的損耗補償。

USB 3.2規范定義了以下兩種類型的Retimer:

·SRIS Retimer

在SSC無關參考時鐘(Separate Reference clock Independent of SSC, SRIS)Retimer應用中,傳輸時鐘訊號來自本地參考時鐘,與接收端復原的時鐘訊號無關。

·BLR

數據位Retimer(Bit-Level Retimer, BLR)的應用中,傳輸時鐘訊號來自接收端復原的時鐘訊號(鏈路訓練的某些階段除外)。

圖1 對桌機/筆電的USB-C插入損耗進行補償設計

圖1與圖2為對桌機/筆電的USB-C插入損耗進行補償的設計。從圖1和圖2可知,DisplayPort的插入損耗為10.7dB(數據傳輸率8.1Gbps);USB-3的插入損耗為12.8dB(數據傳輸率10Gbps)。

中繼補償傳輸信道耗損 Retimer確保訊號完整性

圖2 對桌機/筆電的USB-C插入損耗進行補償設計

硅谷數模(Analogix)對此進行了一項測試,測試環境如下:

1. USB主機:Gigabyte GB-BSi5HA- 6200

2. 插入損耗板:15英寸(USB-C -micro-USB, FR-4)

3. Retimer(ANX7440)EVB

4. USB設備:Sandisk SSD Plus

5. 示波器:DS0Z334A(33GHZ)

圖3為測量位置與測量結果。安裝了Retimer的系統可望在主機到設備之間對最多23dB的插入損耗進行補償(圖4)。Retimer簡化了PCB布線,可以在不犧牲平臺性能的前提下,確保個人計算機主板和USB/DisplayPort電纜實現高吞吐量訊號傳輸。

圖3 USB主機訊號測試示例圖

圖4 安裝Retimer的系統對插入損耗進行補償

DisplayPort訊號改善方案

若要透過主動電纜和菊花鏈實現多個Retimer之間的無縫互通,須具備功能完備的DisplayPort Retimer,支持鏈路訓練可調PHY中繼器(LTTPR)模式和帶AUX Snooper的透明模式。

USB-A/USB-C訊號改善方案

使用菊花鏈連接多個Retimer可以在通用連接系統中實現多功能的USB-C互聯。USB-C菊花鏈提高了擴展USB-C電纜的訊號完整性。USB 3.2附錄E可確保以菊花鏈形式連接的多個Retimer之間的無縫互連,若要滿足此標準,須在USB 3路徑部署采用SRIS或BLR架構且能夠進行23dB損耗補償的Retimer。USB 3.2規范附錄E的E.1.2.1.2小節給出了Retimer連接模型的要求,該規范支持Pending_HP_Timer_timeout配置下的4-Retimer連接,適用于10-μs USB 3.2主機和設備。

4-Retimer連接指10-μs主機或設備與另一個10-μs主機或設備的連接。在這種情況下,最多可使用四個Retimer,圖5顯示了一個4-Retimer連接,其中包括一個10-μs主機和一個10-μs USB 3.1設備,它們之間透過一條主動電纜連接。而針對下一代10Gbps筆電與桌機的Retimer應可實現4-Retimer菊花鏈連接功能,滿足最新的USB 3.2規范附錄E的要求,以滿足USB 3.2 CTS互通測試要求的前提下,對USB 3.1 Gen 2 10Gbps訊號高達23dB的信道損耗進行補償。

中繼補償傳輸信道耗損 Retimer確保訊號完整性

圖5 10-μs主機與10-μs設備間的連接

中繼器不僅用于尺寸較大的PCB電路板和較長的傳輸路徑,還可用于尺寸非常小的平臺,比如智慧手機。理由如下:

1. CPU芯片組無法為各信道提供足夠的輸出驅動。

2. 部分信道會經過訊號損耗較大的PCB區域。

3. 天線附近的電磁干擾限制訊號的強度。

4. 與接頭相連的電纜會增加通道長度。

智能型手機訊號改善方案

智慧手機會連接不同的外接顯示設備,也會連接各種配件。如果不使用Retimer,智能手機內部電路板的DisplayPort 1.4接口的損耗將為8到10dB,USB 3.2界面損耗將為10到12dB,這些損耗會導致智能手機內部電路板性能下降,進而使DisplayPort 1.4數據傳輸率下降至5.4Gbps以下,使USB 3.2數據傳輸率下降至5Gbps以下。所以,應用處理器(AP)制造商通常建議將Retimer用于DisplayPort 1.4和USB 3.2的數據傳輸。

而針對下一代智慧手機設計的Retimer必須支持在各種長度的電纜上進行DisplayPort 1.4(8.1Gbps)和USB 3.1 Gen2(10Gbps)的高帶寬數據傳輸。智能手機通常采用高速USB-C接口,而下一代應用處理器在Retimer的幫助下可在USB-C接頭上實現極高的數據傳輸率,使得智能手機成為實現VR應用的理想選擇,因為連接頭戴式VR顯示器要求同時支持DisplayPort和USB 3傳輸,以通過細長電纜傳輸刷新頻率為90Hz、分辨率為4K×2K的視頻信號。

智能手機連接到USB-C接口的監視器時通常使用DisplayPort替代模式,其有兩個數據信道,在60Hz刷新頻率下最高可達4K分辨率。如果是連接USB-C配件,則通常為DisplayPort到HDMI連接,在60Hz刷新頻率下可實現4K分辨率和USB 3的數據傳輸率。Retimer能夠在上述高數據傳輸率情況下確保數據完整,并保障主機到同步設備間的影像與數據傳輸。

電纜訊號改善方案

為外殼處的接頭部署中繼器或在接頭外殼內部署中繼器時,可以使用較細較長的電纜。主動電纜在接頭內的PCB上部署了中繼器。目前市場提供用于連接USB、DisplayPort、HDMI、PCI Express、SATASAS等接口的主動電纜(圖6)。

圖6 主動電纜接頭內的PCB上部署中繼器

針對長電纜情況,Retimer可以在長度為2公尺、5公尺甚至7公尺的主動電纜的兩端進行訊號復原,使得低成本電纜解決方案能夠滿足高速DisplayPort和USB 3.2訊號傳輸的性能和兼容性方面的要求。

Retimer供貨商須與主流CPU和AP提供商密切合作,努力確保其訊號改善產品滿足鏈路訓練要求,提供所需的兼容性通道,并共同設計模擬模型,以進一步改進設計,提高在高速接口使用Retimer的成功率。

(本文作者為Analogix資深營銷經理)
本文來源:新通訊20186月號208期《技術前瞻》,如有侵權請聯系郵箱:jftougao@elecfans.com

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • usb
    usb
    +關注

    關注

    60

    文章

    7980

    瀏覽量

    266086
  • 中繼器
    +關注

    關注

    3

    文章

    394

    瀏覽量

    28349
  • 完整性
    +關注

    關注

    1

    文章

    12

    瀏覽量

    10340
  • Retimer
    +關注

    關注

    2

    文章

    9

    瀏覽量

    7482
收藏 人收藏

    評論

    相關推薦

    確保信號完整性的電路板設計準則

    確保信號完整性的電路板設計準則信號完整性(SI)問題解決得越早,設計的效率就越高,從而可避免在電路板設計完成之后才增加端接器件。SI設計規劃的工具
    發表于 07-04 07:49 ?2636次閱讀

    信號完整性與電源完整性的仿真分析與設計

    采用的信源及信道編碼技術,如時鐘擴頻、預加重技術等可以改善信號在特定環境中的傳輸性能。 結合信號完整性與電源完整性的定義,對參考端口的選取需要滿足可測
    發表于 01-07 11:33

    如何確保PCB設計信號完整性

    常值得注意的問題。本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保PCB設計信號完整性的方法。PCB信號
    發表于 07-31 17:12

    有什么辦法可以確保信號完整性

    信號完整性(SI)問題解決得越早,設計的效率就越高,從而可避免在電路板設計完成之后才增加端接器件。SI設計規劃的工具和資源不少,本文主要探索,究竟還有什么辦法可以確保信號完整性
    發表于 08-02 07:52

    信號完整性與電源完整性的相關資料分享

    其實電源完整性可做的事情有很多,今天就來了解了解吧。信號完整性與電源完整性分析信號完整性(SI)和電源完整性(PI)是兩種不同但領域相關的分
    發表于 11-15 07:37

    詳解信號完整性與電源完整性

    信號完整性與電源完整性分析信號完整性(SI)和電源完整性(PI)是兩種不同但領域相關的分析,涉及數字電路正確操作。在信號完整性中,重點是
    發表于 11-15 06:31

    確保信號完整性的電路板設計準則

    確保信號完整性的電路板設計準則     信號完整性(SI)問題解決得越早,設計的效率就越高,從而可避免在電路板設計完成之后才增加端接器件。SI
    發表于 03-25 11:44 ?436次閱讀

    確保信號完整性的電路板設計準則

    確保信號完整性的電路板設計準則 信號完整性 (SI) 問題解決得越早,設計的效率就越高,從而可避免在電路板設計完成之后才增加端
    發表于 11-24 13:09 ?560次閱讀

    淺談確保信號完整性的電路板設計準則

    淺談確保信號完整性的電路板設計準則 信號完整性(SI)問題解決得越早,設計的效率就越高,從而可避免在電路板設計完成之后才增加端接器件。SI設計規劃的...  
    發表于 01-16 16:33 ?985次閱讀

    PCB信號完整性有哪幾步_如何確保PCB設計信號完整性

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保PCB設計信號完整性的方法。
    發表于 05-23 15:08 ?1.1w次閱讀

    如何確保PADS設計信號的完整性

    當今設計中采用的一些技術,如果處理不當,可能會導致嚴重的信號完整性問題。借助 PADS ES Suite,您可以通過運行布線前分析來確定高速約束、疊層和端接策略。也可以使用布線后信號完整性分析來驗證結果,以確保設計在發送制造之前
    的頭像 發表于 05-14 06:25 ?3581次閱讀

    信號完整性與電源完整性的詳細分析

    信號完整性與電源完整性分析信號完整性(SI)和電源完整性(PI)是兩種不同但領域相關的分析,涉及數字電路正確操作。在信號完整性中,重點是
    發表于 11-08 12:20 ?64次下載
    信號<b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>的詳細分析

    如何確保PCB設計信號完整性的方法

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保PCB設計信號完整性的方法。
    發表于 12-22 11:53 ?1040次閱讀

    信號完整性的定義是什么?何為高速差分訊號傳輸

    信號完整性分析的目的就是用小的成本,快的時間使產品達到波形完整性、時序完整性、電源完整性的要求;
    的頭像 發表于 08-16 10:09 ?1706次閱讀
    信號<b class='flag-5'>完整性</b>的定義是什么?何為高速差分<b class='flag-5'>訊號</b><b class='flag-5'>傳輸</b>?

    什么是信號完整性

    在現代電子通信和數據處理系統中,信號完整性(Signal Integrity, SI)是一個至關重要的概念。它涉及信號在傳輸過程中的質量保持,對于確保系統性能和穩定性具有決定性的影響。本文將從信號
    的頭像 發表于 05-28 14:30 ?1309次閱讀
    百家乐官网包赢 | 大发888免费送奖金| 伯爵百家乐官网娱乐城| 百家乐一柱擎天| 托克逊县| 百家乐视频下载地址| 丰禾国际| 百家乐最新首存优惠| 打牌网| 百家乐打水策略| 真人娱乐城源码| 属蛇做生意坐向| 沙龙娱乐| 赌场百家乐玩法介绍| 乐利来国际| 谈谈百家乐赢钱技巧| 在线赌博网| 百家乐开户最快的平台是哪家| 肇州县| 百家乐任你博娱乐场开户注册| 百家乐官网方法技巧| 马尼拉百家乐的玩法技巧和规则| 百家乐官网大转轮| 大发888bjl| 免费百家乐官网计划软件| 365足球备用| 百家乐百姓话题| 百家乐官网大小点桌子| 大发888送58体验金| 属猴人做生意门面的风水| 爱赢娱乐城开户| 免佣百家乐赌场优势| 网上现金游戏| 百家乐透视牌靴| 百家乐官网打鱼秘籍| bet365 论坛| 百家乐白菜价| 试玩百家乐官网网| 云博| 网上百家乐赌博出| 百家乐官网这样赢保单分析|