1 、引言

CAN總線是由德國BOSCH公司為現實汽車測量和執行部件之間的數據通訊而設計的、支持分布式控制及實時控制的串行通訊網絡。CAN總線通訊的波特率可高達1Mbps，最遠距離可達10km;CAN總線通訊采用短幀結構，數據傳輸的時間短，受干擾的幾率低;CAN總線協議有良好的檢錯措施，可靠性較高;CAN總線通訊對于傳送幀可以設定不同的優先級，通過總線仲裁機制使高優先級的信息能夠被優先及時傳送，增加了CAN總線通訊的實時性;CAN總線的完善可靠的通信協議主要由接口器件完成，降低了軟件開發的難度。此外，CAN總線網絡中的每節點對應一個地址，理論上基于CAN總線的網絡上可以添加刪除任一節點，通訊方式可以為點對點的通訊也可以為廣播方式，可以為單主方式也可以是多主方式，因此CAN總線通訊有相當的靈活性。

CAN總線開始主要應用于自動化電子領域的汽車發動機部件、傳感器、抗滑系統等應用中，但隨著CAN的應用普及，其應用范圍已不局限于汽車行業，正在向過程控制、機械、紡織等行業發展，應用領域從高速網絡到低成本的多線網絡。而且CAN總線的實時性以及抗干擾能力強等優點也逐步為航天領域所認可。1995年SSTL（Surrey大學衛星技術公司）將CAN作為星載遙測/遙控信道，隨之SSTL開發了基于CAN的分布式解決方案。至今SSTL已經在UoSAT-12，SNAP-1，AISAT-1，UKDMC，NigeriaSAT-1，BilSAT-1 等6顆LEO衛星中應用了CAN總線網絡，用于實現星載計算機與其他任務節點之間的通信;ESA在SMART-1上也將CAN作為系統總線和有效載荷總線，實現數據交換和控制命令的傳送。在國內，CAN總線技術在小衛星中也得到了實際的應用。

本文在分析CAN總線航天應用的基礎上，從硬件原理設計、CPU與CAN總線接口實現以及CAN總線通信軟件設計等方面進行了論述。

表1 CAN總線故障及其影響分析

2 、CAN總線工作原理

CAN總線的多主站工作方式的發送原理采用“載波偵聽多路訪問/沖突檢測”（CSMA/CD:Carrier Sense Multiple Access with Collision Detect）技術實現。利用CSMA訪問總線，可對總線上信號進行檢測，只有當總線處于空閑狀態時，才允許發送。利用這種方法，可以允許多個節點掛接到同一網絡上。當檢測到一個沖突位時，所有節點重新回到‘監聽’總線狀態，直到該沖突時間過后，才開始發送。在總線超載的情況下，這種技術可能會造成發送信號經過許多延遲。為了避免發送延時，可利用CSMA/CD方式訪問總線。當總線上有兩個節點同時進行發送時，通過“無損的逐位仲裁”方法來使有最高優先權的報文優先發送。在CAN總線上發送的每一條報文都具有唯一的一個11位或29位數ID。CAN總線狀態取決于二進制數‘0’而不是‘1’，所以ID號越小，該報文擁有越高的優先權。

CAN總線的多主站工作方式的接收原理是通過驗收濾波器來實現的。獨立的CAN 控制器SJA1000設置了一個多功能的驗收濾波器，該濾波器允許自動檢查標識符和數據字節。使用驗收濾波器的濾波方法可以防止對于某個節點無效的報文或報文組存儲在接收緩沖器里，因此降低了主控制器的處理負荷。濾波器由驗收碼寄存器（ACC）和屏蔽寄存器（AMR）組成。在BasicCAN 模式里的驗收濾波，其判據為：（ACC（7:0） ⊙ ID（10:3））＋AMR（7:0）。如果判據的結果為“11111111”，則表示該幀數據是其他節點傳送給本節點的數據，本節點CAN總線控制器將接收本幀數據，在CRC校驗無誤后于應答間隙產生應答信號。

3 、CAN總線航天應用分析

ESA開展的CAN、1553B、SpaceWire技術研究表明以差分信號傳輸的高速串行總線用于星載設備之間的數據傳輸能保證通信的及時性， 利于降低星載設備的功耗，有助于獲得低噪聲、抗電磁干擾性強、EMI低、信號不受電源開關狀態變化影響等優勢， 具有良好的航天應用前景。

CAN總線作為一種專為汽車工業設計的現場總線，具有很多適合航天應用的特點：作為多主站方式的串行通訊總線，CAN總線具有低成本，高抗電磁干擾性，高總線利用率，很遠的數據傳輸距離（長達10km），高速的數據傳輸速率（高達1Mbps），可根據報文的ID決定接收或屏蔽該報文，可靠的錯誤處理和檢錯機制，發送的信息遭到破壞后，可自動重發，節點在錯誤嚴重的情況下具有自動退出總線的功能等特點。

ISO11898建議的CAN總線的物理電氣性能，能夠保證在總線發生某些故障時不至于中斷通信，而且可以為故障的定位提供可能。表1列出了CAN總線可能發生的各種開路和短路故障，以及在該故障模式下CAN總線受影響的情況。

CAN總線具有安全可信性。從協議分析，CAN總線的每個ECU具備錯誤檢測、標定和自檢的強有力措施。檢測錯誤包括：發送自檢、CRC校驗、位填充和報文格式檢驗。其錯誤檢測具有如下特性：其一， 所有全局錯誤都可以檢測;其二，發送器的所有局部錯誤都可以被檢測;其三，報文中5個以內的隨機分布錯誤都可以被檢測到;其四，報文中長度小于15的突發性錯誤都可以被檢測得到;其五，報文中任何奇數個錯誤都可以被檢測得到;其六，沒有檢測出的已損報文的剩余錯誤概率為報文出錯率的4.7×10-11。

SSTL經過研究發現，在600公里～1000公里的空間領域，空間輻射對衛星的影響相對較小。在這個高度上，總劑量為每年1Krad左右（其量級相當于增加5mm的鋁屏蔽層），SEU發生率相當于每天每Mbyte一次（此數據來源于試驗觀察），并且觀測到的SEL發生概率非常低，在SSTL整個記錄中只記錄到3到4次值得懷疑的情況（確定的只有4次）。SSTL還發現幾乎所有的商業CMOS器件，在經受10 Krad輻照后其性能并無明顯下降。SSTL在低軌道小衛星采用工業級CAN控制器芯片構建衛星CAN總線網絡的成功，驗證了上述結論。表2為SSTL在近年來采用的COTS CAN器件。

表2 Surrey大學采用的COTS CAN器件統計列表

器件飛行任務次數

Philips CAN收發器：當前主流產品 4

Philips PCA82C250 10

Philips P87C592 10

Philips CAN 8位外設：產權主流產品 4

Philips PCA82C200:CAN 8位外設 6

Infineon:8位CAN微控制器（A/D，PWM，例如8051） 6

Microchip CAN SPI外設 4

4 、星載計算機中的雙冗余容錯CAN總線設計

圖1描述了基于CAN的雙冗余總線結構。基于CAN總線的雙冗余系統通信總線的基本設計思想是在衛星各功能模塊之間布下兩條基于CAN的系統通信總線，即用兩套CAN總線控制模塊分別連接到總線BUS0和BUS1上。正常情況下優先在一條總線上通信，這條總線出現故障時通過另一條進行通信并重新初始化出錯的總線以備將來再用。這樣即使一條通信通道故障后不會影響整個系統的數據交換，大大提高了通信的可靠性。

圖1 基于CAN的雙冗余總線結構

圖2 CAN總線硬件設計原理簡圖

圖2為星載計算機中CAN總線硬件設計原理框圖。 CAN總線協議控制芯片選用Philip的工業級器件SJA1000，收發器選用Philip的PCA82C250。CPU與SJA1000的接口控制邏輯通過Actel的反熔絲FPGA實現。SJA1000工作在Intel模式，工作時鐘為7.3728MHz。復位信號通過MAX708產生。為了有更好的EMC/EMI性能和抑制比較器的噪聲，VDD通過RC濾波器退耦。

SJA1000的RX1信號處理非常關鍵。如果使用外部集成收發器電路而且沒有在時鐘分頻寄存器里使能比較器旁路功能，RX1輸出要被連接到2.5V的參考電壓（82C250的Vref輸出）。圖3顯示了CBP的兩種設置所對應的電路。對于使用82C250集成的收發器電路，SJA1000的相關數據手冊建議使用旁路功能，即CBP設置為1，在這種情況下，SJA1000的比較器旁路功能有效，減少了內部傳播延遲，即td2《td1，提高了CAN總線的最大長度，休眠模式的電流將顯著降低。在CBP為1時，硬件設計必須保證RX1接地。

圖3 SJA1000的接收輸入比較器旁路設計

82C250的RS信號通過電阻Rext接地。RS管腳的電流決定了傳輸介質上傳輸信號的信號沿的陡峭程度，Rext阻值的大小必須根據CAN總線的工作速度及其工作環境進行設計和選擇，具體可參見SJA1000的數據手冊或者應用文檔。

5 CPU與SJA1000的接口邏輯設計

星載計算機的CPU不同于8086，采用的是獨立地址和數據總線。CAN總線控制器SJA1000采用地址/數據總線復用方式，需要將CPU的總線信號經過適當邏輯處理后才能夠滿足CAN總線控制器的時序要求。圖4和圖5是SJA1000在Intel模式下的讀寫時序。

按照SJA1000的數據手冊，確保SJA1000的讀寫正確，如下的時序參數必須滿足：

l tW（AL）：必須保證ALE的時間，最小不能小于8ns；

l tLLRL/tLLWL：讀寫時ALE無效到讀寫信號有效的時間，最小不能小于10ns；

l tLCRL/tLCWL：片選信號有效后讀寫信號有效的時間，最小不能小于0，即片選有效必須出現在讀寫信號有效前；

l tW（R）：讀信號有效寬度，最小不能小于40ns；

l tW（R）：寫信號有效寬度，最小不能小于20ns；

l tWHLH：寫信號無效到下一次ALE有效的時間，最小不能小于15ns；

l th（AL-A）：在ALE為低電平后地址應該保持時間，最小不能小于2ns。

CPU和CAN總線接口采用地址直接映射。接口時序設計重點是接口控制邏輯必須產生符合上述關鍵參數的讀寫時序。如果簡單的按照ALE《=not nADS方法處理，不滿足要求時序關系，這在調試過程中已經得到驗證。為此，在設計中采用了FPGA技術，以求很好地解決CAN總線與CPU的接口問題。圖6描述了通過VHDL編寫實現接口電路的狀態轉移圖和FPGA設計產生的讀寫CAN總線時序，其中時鐘周期不低于67ns，該時序滿足SJA1000要求。

6 、CAN總線通訊軟件的設計

雙冗余總線結構的通訊軟件主要由初始化、接收和發送三個模塊組成，控制流圖見圖7。在程序設計時采用了SJA1000的Basic模式，初始化中需要對BUS0和BUS1分別進行初始化，包括SJA1000的控制寄存器、接收代碼寄存器、接收屏蔽寄存器、總線時序寄存器等。