模擬電路網(wǎng)絡(luò)課件 第三十八節(jié):實(shí)際運(yùn)算電路的誤差分析

8.2? 實(shí)際運(yùn)算電路的誤差分析

一、?AVD、Rid對(duì)運(yùn)算電路的影響

前面討論的基本運(yùn)算電路中，將集成運(yùn)放看成理想的，而實(shí)際的集成運(yùn)放并非如此。因此，實(shí)際工作情況與理想化分析所得的結(jié)論之間必然存在誤差，即產(chǎn)生了運(yùn)算誤差。

集成運(yùn)放的Avd和Rid為有限值時(shí)，對(duì)運(yùn)算電路將引起誤差，現(xiàn)以圖1所示的運(yùn)算放大電路為例來討論，用圖2電路來等效，

?由此可列出如下方程

解之可得

其中

當(dāng)vS2=0，圖1即為反相比例運(yùn)算電路。此時(shí)上式變?yōu)?/P>

通常用AVDRidR￠1>>Rf(R￠1+R2+Rid)，利用近似公式（|x|<<1時(shí) ）上式可化簡(jiǎn)為

閉環(huán)電壓增益

反相比例運(yùn)算電路的理想閉環(huán)增益為

由此可得相對(duì)誤差

上式說明，AVD和Rid越大，AVF越接近理想值，產(chǎn)生的誤差也越小。d<0說明實(shí)際值比理想值的絕對(duì)值小。按類似方法可以分析同相比例運(yùn)算電路。

二、共模抑制比對(duì)放大電路的影響

以同相運(yùn)算放大電路為例，集成運(yùn)放的共模抑制比KCMR為有限時(shí)，對(duì)運(yùn)算電路引起的誤差近似為

由此可見，AVD和KCMR越大，誤差越小，AVF越接近理想情況下的值。

誤差分析：

由圖1的電路有

差模輸入電壓為

?

共模輸入電壓為

運(yùn)算放大電路總的輸出電壓為

理想情況下， ，由此求得相對(duì)誤差

式中 為電壓反饋系數(shù)。通常 ， ，

因此上式簡(jiǎn)化為 　

三、?輸入失調(diào)電壓、電流的影響

輸入失調(diào)電壓VIO、輸入失調(diào)電流IIO不為零時(shí)，運(yùn)算電路的輸出電壓將產(chǎn)生誤差。根據(jù)VIO和IIO的定義，將運(yùn)放用圖1來等效，其中小三角符號(hào)內(nèi)代表理想運(yùn)放。

圖 1

圖 2

利用戴維南定理和諾頓定理可將兩輸入端化簡(jiǎn)，如圖2所示，則

因?yàn)? ，有，則由上兩式求出

??? 由于電路中兩輸入端均接地，在VIO、IIB和IIO作用下，產(chǎn)生的輸出電壓VO即是絕對(duì)誤差。

若R2=R1//Rf，由IIB引起的誤差可以消除，輸出電壓變?yōu)?/P>

由上式可見，和R2越大，VIO和IIO引起的輸出誤差電壓也越大。

當(dāng)用作積分運(yùn)算時(shí)，因電容C代替Rf，輸出誤差電壓為

則

???

由上式可見，積分時(shí)間常數(shù)t=R1C越小或積分時(shí)間越長(zhǎng)，誤差越大。減小誤差的辦法是選用失調(diào)及溫漂小的高精度、超高精度運(yùn)放，或?qū)r(shí)間常數(shù)適應(yīng)選大些。也可以在輸入級(jí)加調(diào)零電位器或在輸入端加一補(bǔ)償電壓或補(bǔ)償電流，以抵消VIO和IIO的影響，使vO(t)為零。

?