8098

8098內部結構圖

它主要由一個寄存器算術邏輯單元RALU、232B的寄存器陣列以及一些外圍子系統構成。由RALU控制的外圍子系統包括以下部分：高速輸入/輸出口（HIS/HSO）、帶有采樣/保持電路的4通16道10位A/D轉換器、一個可供D/A轉換使用的脈沖寬度調制輸出（PWM）、中斷控制器和等待狀態產生邏輯、一個同步/異步串行口、兩個16位定時器、一個監督定時器。此外，片內還設有時鐘脈沖發生器。

8098引腳

8098引腳圖

引腳功能如下：

Vcc——主電源（+5V）。

Vss——數字地（0V），有兩個Vss，須同時接地。

Vpd——RAM備用電源（+5V）。正常操作期間，此電源必須接通。在掉電情況下，當Vcc尚未降至RAM所需規范電壓值以下時（Vpd正常供電），RESET信號有效，則片內寄存器頂部的16個字節內容得以維持不變，在掉電期間RESET必須保持低電平，直至Vcc恢復正常且振蕩器達到穩定時為止。

Vref——片內A/D的參考電壓（+5V），同時也是A/D模擬部分的電源電壓及讀P0所用邏輯電路的供電電壓。ANGND——A/D的模擬地，通常應與Vss保持同電位。

Vpp——片內EPROM的編程電壓針對8795BH而言。

STAL1——片內反相振蕩器的輸出，也是片內時鐘發生器的輸入，通常接外部晶體。

STAL2——片內反相振蕩器的輸出，通常接外部晶體。

RESET——復位信號輸入，低電平有效，兩個狀態周期以上的低電平輸入可使芯片復位。RESET再變為高電平時（高電平持續時間大于10個狀態周期）可產生10個周期的內部復位序列。復位序列之后各專用寄存器的狀態參看下表。

EA——存儲器選擇輸入端。當EA=0時，CPU對外部存儲器操作，當EA=1時，CPU對片內存儲器（EPROM/ROM）的2000H––3FFFH單元操作，地址在4000H以后，訪問外部存儲器，此引腳內部有下拉作用，若引腳無驅動，它總保持低電平。

ALE/ADV——地址鎖存允許或地址輸出有效（由芯片控制器CCR選擇）。當ALE為高電平時，表示地址/數據總線上傳送的是存儲器地址，ALE下降沿將地址鎖存到地址鎖存到地址鎖存器中。

RD——外部存儲器讀信號，輸出低電平有效。

。WR——外部存儲器寫信號，輸出低電平有效 。

READY——準備就緒信號（輸入）。它用來延長對外部存儲器的訪問周期，以便與慢速存儲器或動態存儲器接口。它也可用于總線共享，總線周期最多可延長至1μs。通過CCR寄存器可控制插入總線周期中的狀態數。該引腳內部有微弱的上位作用，在無外部驅動器時，為高電平。

HIS——高速輸入（HIS。0~HIS。3）引腳，其中HIS。2和HIS。3與兩個高速輸出引腳公用。 。HSO——高速輸出（HSO。0~HSO。5）引腳，其中HSO。4和HSO。5與兩個HIS引腳公用。

P0口——4路高阻輸入口，既可作為A/D轉換器的模擬量輸入（ACH4~ACH7），又可作為數字量輸入（P0.4~寬。7），也可同時輸入模擬信號和數字信號。

P2口——4位多功能口（P2.0，P2.1，P2.5）。它們除用作標準的I/O口之外，還具有復用功能，下表給出P2口各引腳的基本功能和復用功能。

P3/P4口 ——均為8位雙向I/O口，具有兩種功能，既可用作具有漏極開路輸出的雙向口，也可作為系統總線。用作系統總線時，P3口傳送低8位地址及8位數據，P4口傳送高8位地址，此時，引腳內部有上位作用。