摘 要： 多片FPGA組成的星形系統(tǒng)可解決跳頻和直接序列混合擴(kuò)頻（FHDS）衛(wèi)星測控信號大時延差高動態(tài)條件下的快速捕獲問題。捕獲搜索時采用1“主”+N“副”形式的Multi-FPGA組分時進(jìn)行多普勒搜索，主FPGA實(shí)現(xiàn)捕獲控制和快速解跳解擴(kuò)，其余N片F(xiàn)PGA實(shí)現(xiàn)碼片以下時間差的精細(xì)搜索和相干累積。針對信號體制和捕獲性能需求，所有芯片均采用Xilinx公司的基于RAM的XQR4VFX系列。本設(shè)計(jì)解決了單片宇航級FPGA資源受限條件下復(fù)雜捕獲問題，具有FPGA配置文件數(shù)目少、成本低、功耗低的優(yōu)點(diǎn)。
?

0 引言

現(xiàn)場可編程門陣列（FPGA）具有可重復(fù)編程、開發(fā)周期短、運(yùn)算能力強(qiáng)等特點(diǎn)，與外圍電路、ADC芯片以及程序存儲器（PROM）等配合能夠?qū)崿F(xiàn)復(fù)雜的通信和信號處理功能。隨著微電子技術(shù)的發(fā)展，宇航級FPGA的硬件體系從問世時的1 200門發(fā)展到當(dāng)今的數(shù)百萬門甚至千萬門級，為航天領(lǐng)域?qū)崟r信號處理問題提供了解決平臺[1]。

我國陸基衛(wèi)星測控網(wǎng)和中繼衛(wèi)星測控均以直接序列擴(kuò)頻測控體制為主，具有抗干擾、測距精度較高、一站對多星測控等優(yōu)點(diǎn)[2]。跳頻和直接序列（FHDS）混合擴(kuò)頻測控信號綜合了跳頻擴(kuò)頻和直接序列擴(kuò)頻的優(yōu)點(diǎn)，測控信號抗截獲、抗干擾能力得到有效提升。與直擴(kuò)信號相比，F(xiàn)HDS信號帶寬更寬，相應(yīng)的自相關(guān)函數(shù)峰也更窄，捕獲時間搜索精度要求也隨之提高。因此在設(shè)計(jì)跳擴(kuò)測控信號接收機(jī)時捕獲計(jì)算復(fù)雜度增加，在高等級宇航級芯片來源受控時，單片宇航級芯片單獨(dú)工作無法保證捕獲時間，需要采用多片F(xiàn)PGA設(shè)計(jì)方案[3]。

1 捕獲模型與算法設(shè)計(jì)

1.1 捕獲運(yùn)算模型

首先分析捕獲運(yùn)算模型，以便劃分各FPGA的數(shù)字信號處理功能。本地產(chǎn)生的中頻跳擴(kuò)頻信號可表示為：

其中A為接收信號功率，τ表示收發(fā)信號之間時間差。若收發(fā)信機(jī)之間相對的徑向運(yùn)動速度為v，則跳頻點(diǎn)fi處的多普勒頻率滿足：

跳擴(kuò)信號參數(shù)設(shè)置如表1所示。

捕獲運(yùn)算的運(yùn)算復(fù)雜度主要在于跳擴(kuò)信號與跳擴(kuò)信號取共軛后的滑動搜索-相關(guān)運(yùn)算：

1.2 FPGA捕獲分工與算法描述

為了解決高處理性能的宇航級FPGA貨源不足條件下的捕獲，需要設(shè)計(jì)適用于多片低處理性能FPGA的軟件[8]，將相關(guān)運(yùn)算化解為：

捕獲模型確定后，對捕獲算法進(jìn)行描述。多普勒并行搜索是分時進(jìn)行的，每次搜索增加Δv，時域搜索通過多片F(xiàn)PGA并行完成?；诙嗥現(xiàn)PGA的捕獲算法流程設(shè)計(jì)如下：

(1)將多普勒值和時延范圍劃分為若干個搜索單元，搜索粒度為：。

(2)主FPGA完成跳頻載波剝離。在搜索控制邏輯控制之下，解跳采用雙路下變頻器交替解跳。下變頻器分為M個，每個下變頻器負(fù)責(zé)Nhop/M個跳頻點(diǎn)內(nèi)信號的解跳，解跳總時長均為NhopTh。下變頻器解跳輸出下抽到2倍碼片速率后，每個頻點(diǎn)上的解跳結(jié)果補(bǔ)零到2L個數(shù)據(jù)點(diǎn)，L為2的整數(shù)次冪。將L個數(shù)據(jù)點(diǎn)存入FPGA中的RAM，進(jìn)入步驟(3)。

(3)主FPGA完成碼剝離。讀取RAM中解跳結(jié)果，按照經(jīng)典的FFT-IFFT碼相關(guān)算法，進(jìn)行Nhop次2L點(diǎn)FFT-IFFT運(yùn)算，取出Nhop組L點(diǎn)相關(guān)結(jié)果，送入N片副FPGA中保存。

2 多片F(xiàn)PGA解決方案

2.1 硬件架構(gòu)

Xilinx提供的宇航級芯片V4芯片具有豐富的邏輯資源和布線資源，能夠完成乘法、存儲、通信任務(wù)，其I/O資源也能滿足多FPGA之間的通信需求。

基于多片F(xiàn)PGA的測控信號捕獲的典型平臺如圖1所示，捕獲硬件結(jié)構(gòu)由模擬數(shù)字轉(zhuǎn)換（ADC）、程序存儲ROM(PROM)、跳擴(kuò)碼模塊、時鐘電路以及FPGA芯片組構(gòu)成。FPGA芯片組采用的是“主從”星形結(jié)構(gòu)，即主FPGA控制副FPGA進(jìn)行工作，PROM共提供兩套FPGA軟件分別用于主FPGA和副FPGA。架構(gòu)中各器件功能簡介如下：

(1)雙路ADC：將射頻下變頻到中頻的跳擴(kuò)信號進(jìn)行模擬-數(shù)字轉(zhuǎn)換，送入主FPGA。

(2)時鐘單元：產(chǎn)生FPGA工作時鐘。

(3)FPGA：完成基帶數(shù)字信號處理功能。經(jīng)過對芯片面積、邏輯資源、I/O資源分析，將FPGA功能劃分為：主FPGA負(fù)責(zé)跳擴(kuò)信號的解跳、捕獲流程控制、多片F(xiàn)PGA之間通信控制；副FPGA在主FPGA控制下完成跳擴(kuò)信號并行捕獲；所有1+N片F(xiàn)PGA同步工作，工作時鐘鎖相到主FPGA工作時鐘。

(4)PROM：用于存儲FPGA配置信息，捕獲系統(tǒng)加電時完成對FPGA的加載。PROM1連接到主FPGA的SelectMAP模式配置引腳，PROM2連接到副FPGA的配置引腳[9]。

2.2 主FPGA軟件設(shè)計(jì)

主FPGA完成捕獲控制、多FPGA通信和解跳解擴(kuò)功能。模塊間信號流圖如圖2所示，由于篇幅所限未標(biāo)明時鐘clk和復(fù)位rst信號。模塊命名和功能如下：

(1)AcqCtrl：捕獲總控制

捕獲啟動和停止，捕獲流程控制，多FPGA極大值之間比較大小。

(2)Dehop：并行解跳

采用M個乘法器，實(shí)現(xiàn)時延范圍為(M-1)Th的并行解跳，將解跳結(jié)果送入解擴(kuò)模塊。

(3)Despread：快速解直擴(kuò)

完成直擴(kuò)碼剝離，進(jìn)行碼相關(guān)時長為1個跳頻時段的直擴(kuò)碼滑動相關(guān)，將滑動相關(guān)運(yùn)算的結(jié)果以Nhop為一組送到輸出接口。

(4)FPGACom：片間通信

單跳相關(guān)峰輸出，副FPGA控制接口，相關(guān)運(yùn)算數(shù)據(jù)交換接口。

2.3 副FPGA軟件設(shè)計(jì)

副FPGA的任務(wù)是完成碼片以內(nèi)的時間精細(xì)搜索和相關(guān)運(yùn)算，比較得到該FPGA負(fù)責(zé)的時段內(nèi)的極大值和捕獲結(jié)果并送給主FPGA。邏輯功能劃分如圖3所示。

副FPGA子模塊功能分別為：

(1)ScanCtrl：時延搜索控制

當(dāng)主FPGA發(fā)出搜索指令，開始搜索。每次相乘累加比較大小后，時延搜索單元前進(jìn)一格，搜索完成后退出。

(2)Dem：相乘累加

此模塊中包含相位映射模塊、復(fù)數(shù)乘法器（Multiply）和累加模塊。

相位映射模塊根據(jù)精細(xì)時延值計(jì)算出相位，查正弦表后得到正弦和余弦值。與接收的復(fù)數(shù)信號進(jìn)行復(fù)數(shù)相乘和Nhop次累加運(yùn)算后得到時長為ThNhop的相干累積結(jié)果。

(3)Compare：比較大小

按Dem輸出的值和使能信號進(jìn)行逐個比較，保留極大值及其對應(yīng)精確時延，比較結(jié)束后輸出最大值(Rmax，τn)送往主FPGA。

2.4 FPGA間通信設(shè)計(jì)

如圖4所示，主FPGA與副FPGA之間的引腳連接須完成副FPGA捕獲控制解決信號交互問題。信號交互接口分為兩類，一類是主FPGA輸出，包含搜索控制和預(yù)處理數(shù)據(jù)，在主FPGA內(nèi)合路同時送往各個副FPGA。另一類是各副FPGA輸出，將捕獲搜索得到的極大值和捕獲結(jié)果并行輸入主FPGA。

3 實(shí)現(xiàn)情況

3.1 時鐘與芯片資源使用

時鐘速率可達(dá)200 MHz。面積占用：主FPGA占用60%，副FPGA占用78%。I/O資源占用：主FPGA占用70%，副FPGA占用50%。

3.2 試驗(yàn)結(jié)果

在以FPGA為處理核心的基帶板上進(jìn)行了實(shí)物驗(yàn)證，試驗(yàn)環(huán)境包括安捷倫E4438C信號源2臺、XX型衛(wèi)星應(yīng)答機(jī)射頻通道、基于單片Xilinx Virtex3的基帶板一副、基于多片Virtex4的基帶板一副，以及電源、連接線若干。V3基帶板完成發(fā)送中頻跳擴(kuò)測控信號的功能，信號源負(fù)責(zé)信號上變頻和射頻加噪，應(yīng)答機(jī)射頻通道用于下變頻，V4基帶板實(shí)現(xiàn)跳擴(kuò)測控信號的解跳解擴(kuò)和捕獲功能。

4 結(jié)束語

多FPGA設(shè)計(jì)可用于快速信號處理、軍事目標(biāo)匹配等方面。在FPGA芯片來源受限時，多FPGA能解決航天測控信號的捕獲問題，其中FPGA之間的通信設(shè)計(jì)和捕獲算法的邏輯分割是FPGA設(shè)計(jì)的關(guān)鍵。