摘要: 基于光開關(guān)在光傳輸交換中所起的重要作用，本文簡(jiǎn)要介紹光開關(guān)驅(qū)動(dòng)電路的硬件連接，重點(diǎn)闡述光開關(guān)工作時(shí)序的FPGA 實(shí)現(xiàn)方法。

0 引言
光開關(guān)是按一定要求將光信號(hào)從一個(gè)光通道轉(zhuǎn)換到另一個(gè)光通道的器件。隨著通信網(wǎng)絡(luò)的容量和速度的提高，組建全光網(wǎng)絡(luò)( All Optical Network，AON) 成為通信技術(shù)的發(fā)展方向。全光網(wǎng)［1-2］的主要特征之一就是光分插復(fù)用( OADM) 和光交叉互聯(lián)( OXC) 模塊的廣泛應(yīng)用，光開關(guān)是OADM 和OXC 的核心器件，研制高性能、低成本的光開關(guān)和光開關(guān)模塊對(duì)于光纖通信技術(shù)的發(fā)展具有重大意義。光開關(guān)是較為重要的無源光學(xué)器件，省去光/電、電/光轉(zhuǎn)換過程，簡(jiǎn)化設(shè)備，提高網(wǎng)絡(luò)可靠性，提供靈活的信號(hào)路由平臺(tái)。光開關(guān)的作用包括信號(hào)在同一通道中的通斷、光信號(hào)在同一通道中的波長(zhǎng)轉(zhuǎn)換和光信號(hào)在不同通道間的轉(zhuǎn)換。

除了光開關(guān)模塊本身的設(shè)計(jì)原理與結(jié)構(gòu)外，其控制和驅(qū)動(dòng)電路也是影響光開關(guān)模塊［3-4］性能的重要因素。目前光開關(guān)控制系統(tǒng)［5-10］通常由單片機(jī)實(shí)現(xiàn)，由一臺(tái)PC 機(jī)的相應(yīng)程序模擬本地控制，發(fā)出相應(yīng)的路由信息。PC 機(jī)的信息通過串口發(fā)送給單片機(jī)，單片機(jī)再進(jìn)行進(jìn)一步的控制動(dòng)作。MEMS 光開關(guān)路由成功與否等信息由單片機(jī)讀取其內(nèi)部寄存器中控制數(shù)據(jù)，與原始的正確數(shù)據(jù)進(jìn)行對(duì)比完成。操作完成后，又由單片機(jī)通過串口向PC 機(jī)產(chǎn)生相應(yīng)的反饋信息。

本文提出一種光開關(guān)模塊控制電路的FPGA 設(shè)計(jì)方法。通過硬件設(shè)置通道，由FPGA 讀入通道信息后對(duì)其進(jìn)行譯碼，并送到光開關(guān)的驅(qū)動(dòng)電路。光開關(guān)通道切換成功標(biāo)志信息由光開關(guān)反饋回的狀態(tài)信號(hào)與FPGA 所讀入的原始數(shù)據(jù)比較而得: 如果兩者相同，則通道切換正確，若兩者不同，則通道切換錯(cuò)誤。

用FPGA 實(shí)現(xiàn)專用集成電路，不僅可以快速、靈活地修改和實(shí)現(xiàn)各種邏輯功能，還可以簡(jiǎn)化接口和控制，有利于提高系統(tǒng)的整體性能和工作可靠性，同時(shí)還能很好地滿足各種高速設(shè)計(jì)的速度要求。另外在實(shí)際的使用過程中，如果產(chǎn)品在客戶那里硬件邏輯上有問題或需要升級(jí)，不需要重新開發(fā)產(chǎn)品，只需讓客戶下載一個(gè)程序即可，節(jié)約了售后維護(hù)和升級(jí)成本。

1 、1 ×8 光開關(guān)模塊的基本結(jié)構(gòu)和工作原理

1． 1 MEMS 1 × 2 光開關(guān)的基本結(jié)構(gòu)

MEMS 光開關(guān)［11-12］是利用MEMS 技術(shù)在硅晶上刻出若干微小的鏡片，通過靜電力或電磁力的作用，使可以活動(dòng)的微鏡產(chǎn)生升降、旋轉(zhuǎn)或移動(dòng)，從而改變輸入光的傳播方向，以實(shí)現(xiàn)光路通斷的功能。如圖1、圖2 所示: MEMS 1 × 2 光開關(guān)由一種受靜電控制的微小鏡面和繼電器組成。光束在二維空間傳輸微鏡的排列只有兩個(gè)狀態(tài)，即經(jīng)過通道2 或通道3 兩種狀態(tài)。在控制電路中只要提供足夠的驅(qū)動(dòng)電壓使繼電器工作繼而使微鏡偏轉(zhuǎn)即可改變光傳輸?shù)耐ǖ溃?3］。

1． 2 MEMS 1 × 8 光開關(guān)模塊的組成

MEMS 1 × 8 光開關(guān)是由3 組1 × 2 光開關(guān)級(jí)聯(lián)而成，如圖3 所示，該模塊的功能是光從SW1 的Port1進(jìn)入，可從Channel1-Channel8 中的任一個(gè)通道輸出。

2、 1 × 8 光開關(guān)模塊控制電路

2． 1 總體結(jié)構(gòu)

光開光模塊電路的總體結(jié)構(gòu)如圖4 所示，整個(gè)電路主要分為3 個(gè)模塊: FPGA 控制模塊、光開關(guān)驅(qū)動(dòng)電路、1 × 8 光開關(guān)模塊。

( 1) FPGA 控制模塊: 該模塊主要實(shí)現(xiàn)光開關(guān)工作的時(shí)序、輸入通道的譯碼、光開關(guān)通道選擇正誤的
提示等功能。

下面對(duì)該模塊各信號(hào)進(jìn)行說明:
ControlWord: 選擇通道的控制字，可通過手動(dòng)設(shè)置實(shí)現(xiàn)。
Start: 啟動(dòng)信號(hào)，低電平有效即此時(shí)光開關(guān)進(jìn)行通道切換。
StatusIndication: 狀態(tài)指示信號(hào)，指出經(jīng)過驅(qū)動(dòng)電路后反饋回FPGA 的狀態(tài)信號(hào)是否與所要求的通道一致，如果不一致則報(bào)警處理。
CLK: FPGA 的時(shí)鐘輸入，在此CLK 為3． 17kHz。
Ready: 轉(zhuǎn)換開始到結(jié)束的標(biāo)志位。
Error: 通道轉(zhuǎn)換正確與否的標(biāo)志位。
Ctrl0-Ctrl7: FPGA 的譯碼信號(hào)。

( 2) 光開關(guān)驅(qū)動(dòng)電路: 該驅(qū)動(dòng)電路主要是對(duì)通道的譯碼信號(hào)進(jìn)行電流放大，使其轉(zhuǎn)換成能夠驅(qū)動(dòng)光開關(guān)的信號(hào)，如圖5 所示。

在圖5 中，Ctrl0 和Ctrl1 為FPGA 輸入的控制信號(hào)，控制信號(hào)加載到驅(qū)動(dòng)電路，輸出的脈沖電信號(hào)
OUTa 和OUTb 控制繼電器開或者關(guān)，然后驅(qū)動(dòng)微鏡的轉(zhuǎn)動(dòng)，進(jìn)而進(jìn)行光輸出通道的選擇。Status 為反饋的狀態(tài)信號(hào)。

在1 × 8 光開關(guān)模塊中采用4 組驅(qū)動(dòng)電路對(duì)通道的譯碼信號(hào)進(jìn)行電流放大，OUTa1 和OUTb1 驅(qū)動(dòng)SW1，OUTa2 和OUTb2 驅(qū)動(dòng)SW2 和SW3，OUTa3 和OUTb3 驅(qū)動(dòng)SW4 和SW5，OUTa4 和OUTb4 驅(qū)動(dòng)SW6和SW7。

( 3) 1 × 8 光開關(guān)模塊: 接收到驅(qū)動(dòng)信號(hào)后進(jìn)行通道選擇，使輸入的光從所設(shè)置通道輸出。

整個(gè)控制電路的基本原理為: 由手動(dòng)設(shè)置光通道的序號(hào)，按下Start( 啟動(dòng)信號(hào)) 光開關(guān)工作，進(jìn)行通道切換，F(xiàn)PGA 模塊將所設(shè)置的通道信號(hào)譯號(hào)成驅(qū)動(dòng)信號(hào)經(jīng)過驅(qū)動(dòng)電路對(duì)光開關(guān)進(jìn)行控制。最后由光開關(guān)反饋給FPGA 其當(dāng)前的狀態(tài)信息，F(xiàn)PGA 將其與所設(shè)置通道信號(hào)比較是否相同，若相同，則通道切換成功，Error 為低電平; 若不相同，通道切換失敗，則Error 為高電平。

2． 2 FPGA 的時(shí)鐘選擇

時(shí)鐘電路如圖6 所示。

時(shí)鐘信號(hào)通過14 位計(jì)數(shù)器實(shí)現(xiàn)，此電路中晶振為13MHz，由Q12 作為FPGA 的時(shí)鐘CLK 的輸入信號(hào)，此時(shí)頻率= 13MHz /2^12 = 3． 17kHz。通過FPGA形成開關(guān)動(dòng)作約需10ms 的等待時(shí)間，只要在軟件程序中設(shè)計(jì)一個(gè)計(jì)數(shù)程序，從0 計(jì)數(shù)到31，即等待時(shí)間= ( 1 /3． 17) * 32 = 10ms，此時(shí)10ms 的等待時(shí)間則形成。

2． 3 光開關(guān)通道選擇真值表

光開關(guān)通道選擇各信號(hào)真值表如圖7 所示。

ControlWord 為所設(shè)置的通道，Ctrl0-Ctrl7 為FPGA對(duì)通道的譯碼信號(hào)加在驅(qū)動(dòng)電路上，以Status1-Status4 為反饋的狀態(tài)信號(hào)。

2． 4 光開關(guān)控制時(shí)序的FPGA 實(shí)現(xiàn)

光開關(guān)工作的一項(xiàng)重要參數(shù)為開關(guān)響應(yīng)速度( Switch Speed) ，它反應(yīng)了開關(guān)切換通道過程的快慢。本設(shè)計(jì)中選擇開關(guān)響應(yīng)速度約為10ms 的光開關(guān)，要實(shí)現(xiàn)整個(gè)光開關(guān)的控制過程則設(shè)計(jì)了以下時(shí)序，如圖8所示。

圖8 中Start 為啟動(dòng)信號(hào)，低電平有效，Data 為光開關(guān)通道信號(hào)即ControlWord 的譯碼信號(hào)，Ready 作為光開關(guān)通道切換的開始及結(jié)束的提示，Error 用于指出通道切換是否正確，“0”表示錯(cuò)誤，“1”表示正確。

2． 5 光開關(guān)通道切換狀態(tài)圖

光開關(guān)通道切換狀態(tài)圖［14］如圖9 所示。

狀態(tài)圖共分為4 個(gè)狀態(tài): IDLE、START _ SW、WAIT_10MS、FINISH_SW。在按下啟動(dòng)信號(hào)之前初始狀態(tài)為IDLE，此時(shí)通道的譯碼信號(hào)位都為0，且Ready = 0，Convert_Falg = 0，Error = 1。當(dāng)按下啟動(dòng)信號(hào)時(shí)狀態(tài)轉(zhuǎn)到START_SW，此時(shí)光開關(guān)開始切換通道，將設(shè)置的通道號(hào)( ControlWord) 經(jīng)FPGA 譯碼成驅(qū)動(dòng)信號(hào)進(jìn)入驅(qū)動(dòng)器再送到光開關(guān)模塊，并且此時(shí)將光開關(guān)的4、9 引腳作為狀態(tài)位反饋給FPGA。同時(shí)置Ready = 1，Convert_Falg = 1，然后進(jìn)行等待約10ms，即進(jìn)入狀態(tài)WAIT_10MS，等待完成即進(jìn)入FINISH_SW，此時(shí)通道切換完成，置Ready = 0，Convert_Flag = 0。

另外，當(dāng)光開關(guān)通道切換完成后，F(xiàn)PGA 將反饋回的狀態(tài)與之前所設(shè)置的通道信號(hào)相比較是否一致，若不一致，則置Error = 0，否則Error = 1。

2． 6 FPGA 模塊軟件實(shí)現(xiàn)

程序采用Verilog HDL 語言，流程圖如圖10所示。

3 仿真結(jié)果

仿真結(jié)果如圖11 所示。

從仿真結(jié)果可看出當(dāng)設(shè)置通道為channel8 時(shí)，對(duì)應(yīng)的驅(qū)動(dòng)信號(hào)ctrl0 ～ ctrl7 為10101010，與真值表一致，且輸出的Ready 與Error 信號(hào)也滿足時(shí)序要求。

4 結(jié)束語

本文介紹了MEMS 1 × 8 光開關(guān)模塊的整體結(jié)構(gòu)，詳細(xì)闡述了FPGA 在光開關(guān)模塊控制電路的具體應(yīng)用，分析了FPGA 如何配合光開關(guān)響應(yīng)速度產(chǎn)生光開關(guān)的工作時(shí)序，并分析了如何將所需通道譯碼成光開關(guān)驅(qū)動(dòng)信號(hào)的方法。此控制電路整體結(jié)構(gòu)簡(jiǎn)單，有利于提高系統(tǒng)的整體性能和工作可靠性，同時(shí)還能很好地滿足各種高速設(shè)計(jì)的速度要求。