(2)糾錯模塊。當NAND Flash進行讀操作時，讀出的數據將會被ECC碼生成模塊重新計算ECC碼。當主控制器讀完一頁的所有2 010字節數據后，ECC模塊開始讀取事先寫入的FffX2校驗碼，這些校驗碼按字節移人查錯模塊的移位寄存器中。當3字節校驗碼移入寄存器后，查錯模塊將其與新牛成的ECC碼做異或運算并確定錯誤類型及位置，同時將錯誤信息存入一個14位的寄存器中。

(3)狀態控制模塊。ECC模塊的狀態控制部分控制整個ECC模塊的工作時序，見圖4，同時根據當前的狀態信息輸出狀態信號。對于讀操作，計算一次ECC碼需要512字節，因此每次至少要讀出512字節的數據。為簡單起見，我們只對N趟蛔Flash進行整頁的讀操作，總線上傳輸前2 048字節數據時，ECC模塊計算ECC碼，傳后12字節數據時，ECC模塊將其存下，待數據傳輸完畢后進行校驗，將存下的E(℃碼與計算出的ECC碼進行按位異或，確定數據的正確性。對于寫操作，與讀操作類似，寫操作也要以整頁為單位進行。數據一邊傳入NAND Flash，ECC模塊同時計算ECC碼。當主控制模塊傳人第2 010字節數據后，ECC模塊接管數據總線，將自己計算出的ECC碼傳人NAND Flash。對于查錯操作，當主控制器下0x23指令時進入該狀態。將每頁2 048字節數據共產生的8字節錯誤信息，包括錯誤的位置及種類傳送給主控制器，對于其它操作指令直接傳給NAND Flash芯片。

?

5 控制接口電路的驗證

對塊擦除指令、頁讀取指令、頁編程指令、重置指令進行功能仿真。地址0XFFA為指令寄存器，0x6代表塊擦除，0x0代表頁讀取，0x8代表頁編程，0xF代表重置。仿真結果如圖5~圖8所示。通過和NAND Flash器件要求的時序圖對比可以看出，控制器輸出的信號完全符合器件的要求。

6 結束語

本文在分析了NAND Flash產品特性的基礎上，給出了NAND Flash控制接口電路的設計方案和驗證結果。本文的創新點是采用同步設計和FSM設計方法，控制接口電路能夠正確地將以SRAM時序輸入的塊擦除、頁讀取、頁編程、ID讀取、重置、狀態讀取操作指令轉化為NANDFlash器件要求的操作時序，大大簡化了NAND Flash的讀寫控制時序。另外，接口控制電路還能實現ECC功能，具有512個字節中發現2比特錯誤、糾正l比特錯誤的檢錯糾錯能力。接口控制電路的各個指令操作功能在Xilinx的Spartarr3 Board上得到了驗證，工作最高頻率達到100MHz。