基于FPGA的提取位同步時鐘DPLL設計

　　在數字通信系統中，同步技術是非常重要的，而位同步是最基本的同步。位同步時鐘信號不僅用于監測輸入碼元信號，確保收發同步，而且在獲取幀同步及對接收的數字碼元進行各種處理的過程中也為系統提供了一個基準的同步時鐘。位同步的目的是使每個碼元得到最佳的解調和判決。位同步可以分為外同步法和自同步法兩大類。一般而言，自同步法應用較多。外同步法需要另外專門傳輸位同步信息。自同步法則是從信號碼元中提取其包含的位同步信息。自同步法又可以分為兩種，即開環同步法和閉環同步法。開環法采用對輸入碼元做某種變換的方法提取位同步信息。閉環法則用比較本地時鐘和輸入信號的方法，將本地時鐘鎖定在輸入信號上。閉環法更為準確，但是也更為復雜。本文采用了自同步法，在FPGA構造片內對超前一滯后全數字鎖相環提取曼徹斯特碼中包含的位同步時鐘。

　　1提取位同步時鐘全數字鎖相環總體結構與工作原理

　　這種超前一滯后全數字鎖相環采用加減門結構，每輸入一個碼元后，根據鑒相器判斷是超前還是滯后，通過反饋回路控制的加減門來調整相位，使之逼近輸入碼元的相位。一旦失步，就需要通過反饋回路重新調整。每一個超前和滯后脈沖僅能調整一步，如果接收碼元出現連“1”或是連“O”的情況，鎖定時間會很長，使其同步建立時間和調整精度變得相互制約。盡管有此缺點，但由于這種結構具有失鎖后的自我調節性，因此，碼元消失或是碼元相位出現抖動時，同步脈沖不會出現較大變化，仍然可以輸出穩定的同步脈沖。由于采用曼徹斯特碼進行傳輸，該設計主要應用于地鐵車輛總線上，傳輸速率為250 Kb／s，速率較低，且每個碼元內都有一次電平跳變，不會出現連續的“O”或“1”，因此采用閉環的超前一滯后全數字鎖相環非常適合提取比特流中的位時鐘。基本結構如圖1所示，主要由數字鑒相器(DPD)、數字環路濾波器(DLF)、數控振蕩器(DCO)三部分構成。DPLL是一種相位反饋控制系統，它將輸入信號Data_in與本地恢復時鐘Clk_DPD之間的相位誤差(超前還是滯后)信號送入數字環路濾波器DLF中，對相位誤差信號進行平滑濾波，并生成控制DCO動作的控制信號，DCO根據控制信號給出的指令，調節內部高速振蕩器的震蕩頻率，通過連續不斷的反饋調節，使其輸出時鐘Clk_DPD的相位跟蹤輸入數據Data_in的相位。

　　2 環路功能及其實現方法

　　下面沿環路依次介紹DPLL環路各個組成模塊的詳細功能、內部結構、對外接口信號及實現方法。

　　2．1 鑒相器結構及其工作原理

　　超前一滯后型數字鑒相器輸出一個表示本地估算信號超前或滯后于輸入信號的量。如果本地估算信號超前于輸入信號，則輸出“超前脈沖”，以便利用該“超前脈沖”控制本地估算信號的相位推后。反之，則輸出“滯后脈沖”，并使本地估算信號的相位前移，這樣隱含在曼徹斯特碼中的位時鐘就被鑒相器比較了出來。超前一滯后型數字鑒相器可分為積分型和微分型兩種。積分型超前一滯后數字鑒相器，結構和硬件實現比較復雜，但具有優良的抗干擾性能。而微分型數字鑒相器結構相對簡潔，硬件實現也比較簡單，但是它的抗干擾能力比較差。這里采用微分型超前一滯后型數字鑒相器，將抗干擾的任務留給后面的數字濾波器環節實現。DPD的工作狀態如圖2所示。

　　當Sign為1時，表示本地時鐘超前于輸入信號；當Sign為O時，表示本地時鐘落后于輸入信號。

　　當Sign_ready=1時，表示輸入信號有跳變，Sign有效；當Sign_readyr=0時，表示輸入信號無跳變，Sign無效。

　　微分型超前一滯后數字鑒相器的原理圖如圖3所示。

　　2．2 數字濾波器結構及其買現方法

　　在數字鎖相環路中，環路濾波器通常使用數字濾波器，它們與模擬鎖相環路中的模擬環路濾波器相對應。數字環路濾波器在環路中對輸入噪聲起抑制作用，并且對環路的校正速度起調節作用。

　　由于采用微分型超前一滯后型數字鑒相器，隨機噪聲會引起DPD的相位抖動，會生成影響DCO動作的控制脈沖，所以對于DPD輸出的Sign和Sign_ready不能作為直接驅動指導后面DCO的控制信號，DPD的濾波功能是通過一個Mod為8的計數器來實現的。當Sign_ready為1時，DPD的Mod開始加減計數(Mod復位后為8)，計數的方向由Sign來控制。當Sign為1時，表示本地時鐘超前于輸入信號，Mod做加法計數，逐次加法直到15，進位變為8，Inset輸出一個1μs的高電平；同樣，當Sign為0時，表示本地時鐘超前于輸入信號，Mod做減法計數，逐次加法直到1，借位變為8，Deduct輸出一個1μs的高電平。DLF原理圖如圖4所示。

　　由于噪聲和抖動一般是無序的，除非噪聲在同一方向出現8次，濾波器才會輸出誤動作。另外Clk_DLF是Clk_DPD的兩倍頻率，有助于提高濾波精度。

　　2．3 振蕩器結構及其實現方法

　　數控振蕩器，又稱為數字鐘，它在數字鎖相環路中所處的地位相當于模擬鎖相環中的電壓控制振蕩器。它的輸出是一個脈沖序列，而該輸出脈沖序列的周期受數字環路濾波器產生的校正信號所控制。本次設計主要采用加、扣脈沖式DCO，該振蕩器的特點是每一個鑒相周期輸出本地估算信號是超前或者滯后于輸入信號的信息，經濾波器處理后輸出加或扣脈沖信號，以此控制DCO的輸出相位。

　　DCO根據DLF輸出的Insert和Deduct來調節本地時鐘，輸出與曼徹斯特碼位信號同相同頻的時鐘。另外，DPD和DLF的工作時鐘也由DCO產生(Clk_DPD和Clk_DLF同相，前者是后者頻率的1／2)，構成了DPLL系統閉環。DCO原理圖如圖5所示。一般DCO分為三個工作模塊，即高速振蕩器、相位調節器和分頻器。由于本次設計的特殊性，將DCO劃分為兩個工作模塊，即將相位調節器和分頻器合并，由DLF產生的Insert和Deduct來指導相位調節，并輸出系統要求的位信號時鐘。

　　相位調節與分頻輸出如圖6所示。

　　由于之前的DLF的Mod為8，而Clk_DLF的頻率是500 kHz，周期即2μs，所以每次調節的相位最小單位為120 ns，20 ns×(5+1)=120ns。DLF在同一方向上接到DPD的Sign信號4次后動作，由于本次項目做曼徹斯特解碼時，前導碼是32個，換算成位信號有64個，由于曼徹斯特碼是10交替的，故輸入信號的有效跳變是32次。經過多次仿真和實驗，DPLL一般在前25個前導碼內即可穩定，穩定后在120 ns的范圍內跳動。

　　3 鎖相環路建模及分析

　　定義如下變量：ts為外加信號周期；to為反饋信號周期；p(n)為輸出信號和外加信號的相位差。當輸出信號和外加信號的相位差小于π時，鑒相特性是線性的，如圖7所示。

　　異或鑒相器的輸出為：

q（n）=q（n-1）+p（n）? （2）

　　由上可得出反饋信號周期與輸入信號周期的差分方程：

to（n）=ts（n-1）+q（n-1）+ε{u（n-1）·[ts（n-1）-ts（n-2）]}??? （3）

　　式中：ε[·]是由于相位差引入的一個二階量，當p(n)很小時，ε[·]是一個無窮小的量。在p(0)=O，q(O)==0，ε[·]=0的情況下，對式(3)進行z變換得：

　　其特征方程為：

　　解得：

　　z1，2=0.5±0.5i，z3=0

　　由于|z1，2|=0.707<1，|z3|=0

　　由此可知，系統穩定。接下來討論系統對輸入信號的跟蹤誤差：

　　式中：b>0，當|b|／|a|足夠小時，對上式做單邊z變換，利用中值定理得：

　　由此可見，穩態誤差取決于輸入信號與本地信號初始相位誤差。由于系統最后穩定在120 ns內，而每個待鎖定碼元的寬度是2 000 ns，使用△表示鎖定后的最大誤差范圍，可得：

　　可見，穩定后，偏移量△最多不超過6%。所以120 ns的穩態誤差能滿足需要，系統可根據DPLL輸出周期為2μs的同步位時鐘下降沿可靠采樣，避免了亞穩態現象的發生。穩定后的Clk_DPD如圖8、圖9所示，滯后50ns，累計4次后，超前70ns，穩定于絕對誤差120ns。Clk_DPD逐漸跟蹤rx0提取出其中隱含的位時鐘的過程如圖10所示。

　　示波器撲捉到DPLL鎖定輸入的曼徹斯特碼位時鐘的波形如圖11所示。

　　4 結 語

　　本文主要研究了一種基于FPGA、自頂向下、模塊化、用于提取位同步時鐘的全數字鎖相環設計方法。應用Verilog硬件描述語言使設計更加靈活，不僅縮短了設計周期，而且可實現復雜的數字電路系統。本文測試中所用的待鎖定輸人數據由AM7960芯片輸出的曼徹斯特碼提供，通信速率為250 Kb／s，經由MAx3485轉換成LVTTL電平信號，輸入FPGA芯片EPlC3T10017。由于曼徹斯特碼在每個碼元內有一次跳變，鎖定后的時鐘是500 Kb／s。經仿真測試，該DPLL具有鎖定相位時間短，鎖定后相位穩定的特點，最大偏差不超過6％，這在理論上已加以證明，從而驗證了設汁的正確性。

更多PLL知識請訪問http://www.qldv.cn/zhuanti/PLL.html