TL16C554 具有 16 字節(jié) FIFO 的四路 UART

數(shù)據(jù)： Asynchronous-Communications Element 數(shù)據(jù)表

描述

TL16C554和TL16C554I是TL16C550B異步通信元件（ACE）的增強(qiáng)型四倍版本。每個(gè)通道對從外圍設(shè)備或調(diào)制解調(diào)器接收的數(shù)據(jù)字符執(zhí)行串行到并行轉(zhuǎn)換，并對由CPU傳輸?shù)臄?shù)據(jù)字符進(jìn)行并行到串行轉(zhuǎn)換。在功能操作期間，CPU可以隨時(shí)讀取四重ACE的每個(gè)通道的完整狀態(tài)。獲得的信息包括所執(zhí)行操作的類型和條件以及遇到的任何錯(cuò)誤條件。

TL16C554和TL16C554I四重ACE可以置于備用FIFO模式，激活內(nèi)部FIFO以允許16個(gè)字節(jié)（在接收器FIFO中每字節(jié)加三位錯(cuò)誤數(shù)據(jù)）以接收和發(fā)送模式存儲。為了最小化系統(tǒng)開銷并最大化系統(tǒng)效率，所有邏輯都在芯片上。兩個(gè)終端功能允許直接存儲器訪問（DMA）傳輸?shù)男帕睢Ｃ總€(gè)ACE都包含一個(gè)可編程波特率發(fā)生器，可以將定時(shí)參考時(shí)鐘輸入除以1和（2 ¹⁶ -1）之間的除數(shù)。

TL16C554和TL16C554I可用采用68引腳塑料引線芯片載體（PLCC）FN封裝和80引腳（TQFP）PN封裝。

特性

集成異步通信元素
由四個(gè)改進(jìn)的TL16C550 ACE加上轉(zhuǎn)向邏輯組成
在FIFO中模式，每個(gè)ACE發(fā)送器和接收器都使用16字節(jié)FIFO緩沖，以減少CPU中斷次數(shù)
在TL16C450模式下，保持和移位寄存器無需CPU和串行數(shù)據(jù)之間的精確同步
最高16 MHz時(shí)鐘速率，最高可達(dá)1 Mbaud操作
可編程波特率發(fā)生器，允許將任意輸入?yún)⒖紩r(shí)鐘分頻為1至（2 ¹⁶ -1）并生成內(nèi)部16×?xí)r鐘
向串行數(shù)據(jù)流添加或刪除標(biāo)準(zhǔn)異步通信位（啟動，停止和奇偶校驗(yàn)）
獨(dú)立控制的傳輸，接收，線路狀態(tài)和數(shù)據(jù)集中斷
完全可編程串行接口特性：
- 5-，6-，7-或8-位字符
- 偶數(shù)，奇數(shù)或無奇偶校驗(yàn)位
- 1-，1 1 /2- ，或2位停止位生成
- 波特生成（DC至1-Mbit /秒）
錯(cuò)誤啟動位檢測
完整的狀態(tài)報(bào)告功能
斷線生成和檢測
內(nèi)部診斷功能：
- 通信鏈路故障隔離的環(huán)回控制
- 中斷，奇偶校驗(yàn)，溢出，幀錯(cuò)誤模擬
完全優(yōu)先中斷系統(tǒng)控制
調(diào)制解調(diào)器控制功能（CTS \，RTS \，DSR \，DTR \， RI \和DCD \）
三態(tài)輸出為雙向數(shù)據(jù)總線和控制總線提供TTL驅(qū)動能力

參數(shù) 與其它產(chǎn)品相比?UART

?
Number of Channels (#)
FIFOs (bytes)
Rx FIFO Trigger Levels (#)
Tx FIFO Trigger Levels (#)
Programmable FIFO Trigger Levels
CPU Interface
Baud Rate (max) at Vcc = 1.8V and with 16X Sampling (Mbps)
Baud Rate (max) at Vcc = 2.5V and with 16X Sampling (Mbps)
Baud Rate (max) at Vcc = 3.3V and with 16X Sampling (Mbps)
Baud Rate (max) at Vcc = 5.0V and with 16X Sampling (Mbps)
Operating Voltage (V)
Auto RTS/CTS
Rating
Operating Temperature Range (C)
Package Group
?