ADF4193 低相位噪聲、快速建立PLL頻率合成器
數(shù)據(jù):
adf4193產(chǎn)品技術(shù)英文資料手冊
優(yōu)勢和特點
- 新型快速建立小數(shù)N分頻PLL結(jié)構(gòu)
- 單個PLL可取代乒乓式頻率合成器
- 在5 μs內(nèi)完成整個GSM頻段上的跳頻,相位建立時間為20 μs
- 相位誤差:0.5°均方根值(2 GHz RF輸出)
- 數(shù)字可編程輸出相位
- RF輸入范圍最高可達3.5 GHz
- 三線式串行接口
- 片內(nèi)低噪聲差分放大器
- 相位噪聲品質(zhì)因數(shù):–216 dBc/Hz
- 利用ADIsimPLL可實現(xiàn)環(huán)路濾波器設(shè)計
- 通過汽車應(yīng)用認證
產(chǎn)品詳情
ADF4193頻率合成器可以用來在無線接收機和發(fā)射機的上變頻和下變頻部分實現(xiàn)本振,其結(jié)構(gòu)經(jīng)過特別設(shè)計,符合基站的GSM/EDGE鎖定時間要求。它由低噪聲數(shù)字鑒頻鑒相器(PFD)和精密差分電荷泵組成。還有一個差分放大器,用來將電荷泵的差分輸出轉(zhuǎn)換為外部電壓控制振蕩器(VCO)的單端電壓。
Σ-Δ型小數(shù)插值器與N分頻器一起使用,能夠?qū)崿F(xiàn)可編程模數(shù)小數(shù)N分頻。此外,4位參考(R)分頻器和片內(nèi)倍頻器允許PFD輸入端的參考信號(REFIN)頻率為可選值。如果頻率合成器與外部環(huán)路濾波器和VCO一起使用,則可以實現(xiàn)完整的鎖相環(huán)(PLL)。開關(guān)結(jié)構(gòu)確保PLL能在GSM時隙保護期間內(nèi)建立,而無需第二PLL及相關(guān)的隔離開關(guān)。與以前的乒乓式GSM PLL結(jié)構(gòu)相比,這種結(jié)構(gòu)能節(jié)省成本,降低復(fù)雜度,減小PCB面積,并減少屏蔽和特性測試工作。
應(yīng)用
- GSM/EDGE基站
- PHS基站
- 儀器儀表和測試設(shè)備
方框圖
![](http://file.elecfans.com/web1/M00/84/0F/pIYBAFxLBu2AJwRTAABRgJi-ouc276.gif)