| Function | Ultra-low jitter clock generator |
| Number of outputs | 8 |
| Output frequency (Max) (MHz) | 1000 |
| Core supply voltage (V) | 3.3 |
| Output supply voltage (V) | 3.3, 2.5, 1.8 |
| Input type | LVCMOS, LVDS, LVPECL, XTAL |
| Output type | CML, HCSL, LVCMOS, LVDS, LVPECL |
| Operating temperature range (C) | -40 to 85 |
| Features | Integrated EEPROM, I2C, Pin programmable |
| Rating | Catalog |
- 極低噪聲、高性能
- 抖動(dòng)：FOUT > 100MHz 時(shí)的典型值為 100fs（均方根 (RMS))
- 峰值信噪比 (PSNR)：-80dBc，出色的電源噪聲抗擾度
- 靈活的器件選項(xiàng)
- 多達(dá) 8 路 AC-LVPECL、AC-LVDS、AC-CML、HCSL 或 LVCMOS 輸出或任意組合
- 引腳模式、I2C 模式、EEPROM 模式
- 71 引腳可選擇預(yù)編程默認(rèn)啟動(dòng)選項(xiàng)
- 支持自動(dòng)或手動(dòng)選擇的雙路輸入
- 晶振輸入：10MHz 至 52MHz
- 外部輸入：1MHz 至 300MHz
- 頻率裕度選項(xiàng)
- 采用低成本可牽引晶振基準(zhǔn)精調(diào)頻率裕度
- 無(wú)毛刺脈沖的粗調(diào)頻率裕度 (%)，采用輸出分頻器
- 其他 特性
- 電源：3.3V 內(nèi)核、1.8V、2.5V 或 3.3V 輸出電源
- 工業(yè)溫度范圍（–40oC 至 +85oC）
LMK03318 是一款超低噪聲 PLLATINUM?時(shí)鐘發(fā)生器，具有一個(gè)帶集成式 VCO、靈活時(shí)鐘分配和扇出的分?jǐn)?shù) N 頻率合成器，在片上 EEPROM 中存儲(chǔ)有引腳可選配置狀態(tài)。該器件可為各種千兆位級(jí)串行接口和數(shù)字器件提供多個(gè)時(shí)鐘，從而通過(guò)替代多個(gè)振蕩器和時(shí)鐘分配器件來(lái)降低物料清單 (BOM) 成本、減小電路板面積、以及提高可靠性。超低抖動(dòng)可降低高速串行鏈路中的比特誤碼率 (BER)。
對(duì)于 PLL，可以選擇差分時(shí)鐘、單端時(shí)鐘或晶振輸入作為參考時(shí)鐘。所選基準(zhǔn)輸入可用于將 VCO 頻率鎖定在基準(zhǔn)輸入頻率的整數(shù)或小數(shù)倍。VCO 頻率可在 4.8GHz 至 5.4GHz 范圍內(nèi)進(jìn)行調(diào)整。憑借 PLL，用戶可以根據(jù)應(yīng)用需求靈活選擇預(yù)定義或用戶定義的環(huán)路帶寬。PLL 有一個(gè)后分頻器，分頻選項(xiàng)包括 2 分頻、3 分頻、4 分頻、5 分頻、6 分頻、7 分頻或 8 分頻。
所有輸出通道均可選擇經(jīng)過(guò) PLL 分頻的 VCO 時(shí)鐘作為輸出驅(qū)動(dòng)器的時(shí)鐘源，從而設(shè)置最終輸出頻率。部分輸出通道還可以單獨(dú)選擇 PLL 的基準(zhǔn)輸入作為將旁路到相應(yīng)輸出緩沖器的備用時(shí)鐘源。8 位輸出分頻器支持 1 至 256（偶數(shù)或奇數(shù)）的分頻范圍，輸出頻率高達(dá) 1GHz，并且具有輸出相位同步功能。
所有輸出對(duì)均為以地為基準(zhǔn)并具有可編程擺幅的 CML 驅(qū)動(dòng)器，并且可通過(guò)交流耦合方式連接到 LVDS、LVPECL 或 CML 接收器。另外，所有輸出對(duì)還可以單獨(dú)配置為 HCSL 輸出或 2 x 1.8V LVCMOS 輸出。與以電壓為基準(zhǔn)的驅(qū)動(dòng)器設(shè)計(jì)（例如，傳統(tǒng)的 LVDS 和 LVPECL 驅(qū)動(dòng)器）相比，該輸出具有更低的功耗（1.8V 時(shí)）、更出色的性能和電源抗擾度、以及更少的電磁干擾 (EMI)。通過(guò) STATUS 引腳可獲得兩個(gè)額外的 3.3V LVCMOS 輸出。這是一項(xiàng)可選特性，可在需要 3.3V LVCMOS 輸出及不需要器件狀態(tài)信號(hào)時(shí)使用。
該器件 具有 自啟動(dòng)功能，通過(guò)片上可編程 EEPROM 或預(yù)定義的 ROM 存儲(chǔ)器實(shí)現(xiàn)，有多種定制器件模式可通過(guò)引腳控制進(jìn)行選擇來(lái)免除對(duì)串行編程的需求。可通過(guò)與 I2C 兼容的串行接口對(duì)器件寄存器和片上 EEPROM 設(shè)置進(jìn)行完全編程。器件從地址可在 EEPROM 中編程，LSB 可使用 3 狀態(tài)引腳置位。
該器件提供有兩種頻率裕度選項(xiàng)，支持無(wú)毛刺脈沖運(yùn)行，可為標(biāo)準(zhǔn)合規(guī)性和系統(tǒng)時(shí)序裕度測(cè)試等系統(tǒng)設(shè)計(jì)驗(yàn)證測(cè)試 (DVT) 提供支持。通過(guò)在內(nèi)部晶振 (XO) 上使用低成本可牽引晶振并選擇該輸入作為 PLL 合成器的基準(zhǔn)，可支持精調(diào)頻率裕度（用 ppm 表示）。頻率裕度范圍取決于晶振的修整靈敏度和片上變?nèi)荻O管范圍。XO 頻率裕度可通過(guò)引腳或 I2C 接口控制，靈活度較高且易于使用。通過(guò) I2C 接口更改輸出分頻值后，可在任意輸出通道上使用粗調(diào)頻率裕度（用 % 表示），同時(shí)會(huì)停止并重啟輸出時(shí)鐘以防止更改分頻器后出現(xiàn)毛刺脈沖或短脈沖。
內(nèi)部電源調(diào)節(jié)功能提供出色的電源噪聲抑制 (PSNR)，降低了供電網(wǎng)絡(luò)的成本和復(fù)雜性。模擬和數(shù)字內(nèi)核塊由 3.3V±5% 電源供電運(yùn)行，輸出塊由 1.8V、2.5V 或 3.3V±5% 電源供電運(yùn)行。
