那么我們設計完一款芯片的Verilog，按傳統方法，首先經過軟件最基本的邏輯測試。看看Verilog的基本語法有沒有錯誤，硬件需要的功能在邏輯上能不能滿足。

左側提示：編譯錯誤

假設編譯通過了，接著再用綜合軟件生成最底層的硬件邏輯電路網圖。比如隨便舉一個例子，在一張100*100的平面坐標系，（1，1）上放著非門，（2，1）上放著或門，他們之間有一根（1--2，1）的導線連接，像這樣各種這樣的坐標組合形成了芯片的網圖。

再用時序測試軟件，模擬在真實世界的物理規律下，這個邏輯電路能不能正常運行（一般是沒啥問題，軟件都給你算好了，只是在電路面積和運行速度上會存在差距）。

如果都能正常運行，那么最后就把芯片設計出來的最底層的硬件邏輯電路網圖發給制造芯片的廠商，比如臺積電、中芯國際這樣的公司進行流片。如果實際測試成功，那么就能大批量生產，投入市場。這樣生產出來的芯片我們稱之為ASIC。

但是發現問題沒有？ASIC成本似乎很高，前期光是一堆復雜的測試就要花費大量的人力物力，最后流片還得找芯片生產廠商。先不說我們這種“個體戶”能不能聯系上這樣的芯片生產廠商，就算聯系上了，幾十萬乃至上億的流片費用（流片需要生產針對該芯片的配套設備，所以造成價格高昂，但后續大量生產就不再需要投入這一成本了）也不是誰都能承擔起的。

就沒有適合普通玩家的游戲攻略？

FPGA把普通玩家的愿望帶進了現實。FPGA全稱Field Program mable Gate Array，中文名為現場可編程門陣列，顧名思義，在現場就能完成邏輯門陣列的編程。我再結合前文概括翻譯一下，那就是現場就能完成流片！！！

Ohhhhh(是不是有奇怪的視頻片段亂入)

FPGA其實質是一種類型的芯片，簡稱為FPGA芯片。對應的開發板（集成了FPGA芯片和一系列周邊配套硬件電路）簡稱為FPGA開發板。這類開發板市場價格根據性能不同在幾百到幾萬不等。那么為什么它能把上述動輒幾十萬的流片成本壓縮到幾百元？這就要談到FPGA芯片的原理了。

芯片從設計到生產的過程，其實就是確定各種邏輯門在一張平面圖上的排布和連線的過程。那有沒有這樣一種可能？在這張平面圖上擺滿了各種邏輯門，然后把所有邏輯門按一定的拓撲結構連起來，然后按照我的意愿控制通斷？

這個思路是沒問題的，但還能更進一步。我們沒必要擺滿各種邏輯門，前面說過每一種組合邏輯都可以用三級與或非門形成一個乘積項，因此我們只需要級聯這三級與或非門即可形成一個小的組合邏輯電路，再經過crossbar十字交叉電路將這些小的組合邏輯連接形成大的我們想要的組合邏輯電路。思路差不多是這樣，但是它的名字叫作CPLD，雖然和FPGA一樣是一種可編程邏輯器件，但不是今天的主角。

FPGA其實不同于CPLD，它并不是擺滿了上面說的那三級邏輯門，取而代之的是“百變邏輯門”，這“百變邏輯門”的真實名稱叫作查找表。想一想，是不是這么回事，每個邏輯門按其輸入和輸出都可以寫成一張真值表，多個邏輯門組合形成的組合邏輯電路的輸入輸出就可以寫成一張更大的真值表。那么我舍棄其內在結構，直接記著這個表不就完事了？

想法挺好，但是這樣是不是更費事？本來直接用邏輯門可以直接生成出來的真值表，現在得用另外一個電路結構來記錄真值表。然而在芯片里面，我們一般采用寄存器來記錄數值，但是大約8個邏輯門才能記住一個bit的數據，這查找表效率也太低了吧？但是誰說只能用寄存器來記錄數值的？別忘了，我們還有DRAM和SDRAM，這倆類存儲介質拋棄了邏輯門結構，能極大增加內部邏輯密度。（就是速度可能慢了點）那么我們如何現場對硬件進行編程呢？答案就是更改查找表的數據。

那和ASIC（即前文中提到的傳統方式生產的芯片）相比，FPGA的優缺點有哪些呢？

首先是性能問題，相同邏輯結構的FPGA因為其靈活性肯定要比ASIC性能要差挺多。注意，這邊用詞是相同邏輯結構，聽說過FPGA加速電路嗎？這玩意就是用FPGA靈活可變的特點，設計出大量的并行運算結構，從而實現比ASIC生產出來的CPU具有更快的運算速度。成本問題，上文提到過了，此處不再贅述。再就是安全問題，部分小型企業因為成本問題使用FPGA芯片用于他們的產品中，但是FPGA由于其查找表數據都存在一塊存儲芯片上，芯片設計很容易被剽竊。還有就是穩定性問題。由于采用的是DRAM和SDRAM，相比寄存器這類邏輯門結構更具有可靠性，不易受外界電磁干擾，因此廣泛用于航空航天等事業。


審核編輯：劉清

?