先進的ASIC生產(chǎn)工藝已經(jīng)被用于FPGA的生產(chǎn)，越來越豐富的處理器內(nèi)核被嵌入到高端的FPGA芯片中，基于FPGA的開發(fā)成為一項系統(tǒng)級設(shè)計工程。隨著半導體制造工藝的不同提高，F(xiàn)PGA 的集成度將不斷提高，制造成本將不斷降低，其作為替代ASIC 來實現(xiàn)電子系統(tǒng)的前景將日趨光明。

　　(1) 大容量、低電壓、低功耗FPGA 大容量FPGA 是市場發(fā)展的焦點。FPGA 產(chǎn)業(yè)中的兩大霸主：Altema和Xilinx在超大容量FPGA上展開了激烈的競爭。2007年Altera推出了65nm工藝的StratixIII系列芯片，其容量為67200個L E (Logic Element，邏輯單元)，Xilinx推出的65nm工藝的VitexVI系列芯片，其容量為33792個Slices (一個Slices約等于2個L E)。采用深亞微米(DSM)的半導體工藝后,器件在性能提高的同時，價格也在逐步降低。由于便攜式應(yīng)用產(chǎn)品的發(fā)展，對FPGA 的低電壓、低功耗的要日益迫切。因此，無論那個廠家、哪種類型的產(chǎn)品,都在瞄準這個方向而努力。

　　(2) 系統(tǒng)級高密度FPGA 隨著生產(chǎn)規(guī)模的提高,產(chǎn)品應(yīng)用成本的下降，F(xiàn)PGA 的應(yīng)用已經(jīng)不是過去的僅僅適用于系統(tǒng)接口部件的現(xiàn)場集成，而是將它靈活地應(yīng)用于系統(tǒng)級(包括其核心功能芯片)設(shè)計之中。在這樣的背景下，國際主要FPGA 廠家在系統(tǒng)級高密度FPGA 的技術(shù)發(fā)展上，主要強調(diào)了兩個方面：FPGA 的IP( Intellec2tual Property ，知識產(chǎn)權(quán))硬核和IP軟核。當前具有IP內(nèi)核的系統(tǒng)級FPGA的開發(fā)主要體現(xiàn)在兩個方面：一方面是FPGA 廠商將IP硬核(指完成版圖設(shè)計的功能單元模塊)嵌入到FPGA 器件中，另一方面是大力擴充優(yōu)化的IP軟核(指利用HDL語言設(shè)計并經(jīng)過綜合驗證的功能單元模塊)，用戶可以直接利用這些預定義的、經(jīng)過測試和驗證的IP 核資源,有效地完成復雜的片上系統(tǒng)設(shè)計。

　　(3) FPGA和ASIC出現(xiàn)相互融合 雖然標準邏輯ASIC 芯片尺寸小、功能強、功耗低，但其設(shè)計復雜，并且有批量要求。FPGA價格較低廉，能在現(xiàn)場進行編程，但它們體積大、能力有限，而且功耗比ASIC大。正因如此，F(xiàn)PGA和ASIC正在互相融合，取長補短。隨著一些ASIC制造商提供具有可編程邏輯的標準單元，F(xiàn)PGA 制造商重新對標準邏輯單元發(fā)生興趣。 (4) 動態(tài)可重構(gòu)FPGA 動態(tài)可重構(gòu)FPGA是指在一定條件下芯片不僅具有在系統(tǒng)重新配置電路功能的特性，而且還具有在系統(tǒng)動態(tài)重構(gòu)電路邏輯的能力。對于數(shù)字時序邏輯系統(tǒng)，動態(tài)可重構(gòu)FPGA的意義在于其時序邏輯的發(fā)生不是通過調(diào)用芯片內(nèi)不同區(qū)域、不同邏輯資源來組合而成，而是通過對FPGA 進行局部的或全局的芯片邏輯的動態(tài)重構(gòu)而實現(xiàn)的。動態(tài)可重構(gòu)FPGA在器件編程結(jié)構(gòu)上具有專門的特征，其內(nèi)部邏輯塊和內(nèi)部連線的改變，可以通過讀取不同的SRAM中的數(shù)據(jù)來直接實現(xiàn)這樣的邏輯重構(gòu)，時間往往在納秒級，有助于實現(xiàn)FPGA系統(tǒng)邏輯功能的動態(tài)重構(gòu)。
?