提出了一種利用CPLD有效解決通信數(shù)據(jù)傳輸問(wèn)題的方案，詳細(xì)分析了CPLD在系統(tǒng)中的作用、工作原理和設(shè)計(jì)方法，并給出仿真以及實(shí)測(cè)結(jié)果，結(jié)果證實(shí)了此種方案的可行性和優(yōu)越性。
關(guān)鍵詞：CPLD 雙口RAM 數(shù)據(jù)傳輸 OMAP AD9861
Abstract: This article introduces a kind of design options about digital transmission with
CPLD, analyses the significance of CPLD, the principle, and the detailed scheme. The
simulation result and test result are presented as well, which proves the feasibility and
superiority of the scheme.
1 概述
隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈
活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD 可實(shí)現(xiàn)在系統(tǒng)編程，重復(fù)多次，而且還兼容IEEE1149.1(JTAG)標(biāo)準(zhǔn)的測(cè)試激勵(lì)端和邊界掃描能力，使用CPLD 器件進(jìn)行開(kāi)發(fā)，不僅可以提高系統(tǒng)的集成化程度、可靠性和可擴(kuò)充性，而且大大縮短產(chǎn)品的設(shè)計(jì)周期。由于CPLD 采用連續(xù)連接結(jié)構(gòu)，易于預(yù)測(cè)延時(shí)，從而使電路仿真更加準(zhǔn)確。CPLD 是標(biāo)準(zhǔn)的大規(guī)模集成電路產(chǎn)品，可用于各種數(shù)字邏輯系統(tǒng)的設(shè)計(jì)。近年來(lái)，隨著采用先進(jìn)的集成工藝和大批量生產(chǎn)，CPLD 器件成本不斷下降，集成密度、速度和性能都大幅度提高，這樣一個(gè)芯片就可以實(shí)現(xiàn)一個(gè)復(fù)雜的數(shù)字電路系統(tǒng)；再加上使用方便的開(kāi)發(fā)工具，給設(shè)計(jì)修改帶來(lái)很大方便。
實(shí)驗(yàn)室設(shè)計(jì)開(kāi)發(fā)了一款無(wú)線(xiàn)數(shù)據(jù)接收平臺(tái)，上下行速率可以達(dá)到1Mbps。射頻部分采用
了Maxim 的射頻套片，基帶部分采用了OMAP 平臺(tái)，基帶射頻接口采用了ADI 公司的混
合信號(hào)前端（MxFE?）基帶傳輸芯片AD9861，系統(tǒng)的邏輯控制和數(shù)據(jù)的緩沖采用了
ALTERA 的CPLD EPM240GT100C3。