描述

這是一個由 5 部分組成的博客，以下是鏈接：

第 1 部分：FPGA 基礎知識

第 2 部分：在 Spartan 6 FPGA 上使用 Xilinx ISE 的組合邏輯

第 3 部分：在 Cyclone-IV FPGA 上使用 Quartus Prime 的順序邏輯

第 4 部分：在 Artix-7 FPGA 上使用 Vivado 的組合邏輯與順序邏輯

第 5 部分：最終項目 - DE0 Nano 開發(fā)板上的 Pong 游戲

第 2 部分解釋了如何使用 Xilinx ISE 對 Spartan 6 FPGA 進行編程，在本博客中，我將解釋如何使用 Quartus Prime 軟件對 Cyclone IV FPGA 進行編程。

第 2 部分中提到的所有 FPGA 的設計流程都相同，只是名稱不同，但底層算法并沒有太大不同。

我將在這個項目中使用 DE0-Nano 開發(fā)板。使用 DE0 Nano 的一個好處是它有很多支持工具，例如 Terasic System Builder，它可以創(chuàng)建一個包含所有必需文件的項目，例如主約束和時序約束文件。

本博客將帶您了解在 Verilog HDL 中使用分頻器的 8 位計數(shù)器的設計，以將 50MHz 轉換為 1Hz 時鐘頻率并在 Cyclone IV FPGA 上實現(xiàn)。

什么是順序邏輯？

順序邏輯是一種邏輯電路，其輸出不僅取決于其輸入信號的當前值，還取決于過去輸入的順序，這意味著它具有存儲元件。

FPGA設計：

打開 Terasic System Builder 并執(zhí)行以下步驟：

?

?

?

?

1 / 2 ?選擇所需的外圍設備

?

現(xiàn)在項目位置中生成了所需的文件，例如 Quartus Prime 項目文件（QPF 文件）、Quartus Prime 設置文件（QSF 文件）和 Synopsys 設計約束文件（SDC 文件）。

Quartus Prime 入門：

?

?

?

?

1 / 3 ?從 Quartus Prime 打開項目

?

我將實現(xiàn)與此非常相似但采用不同建模風格的東西。

為什么要分頻器？

板載時鐘的輸出時鐘頻率通常在 MHz 范圍內，以支持快速計算，但為了實現(xiàn)計數(shù)，時鐘速度要慢到肉眼可見。

因此，我們劃分頻率以獲得較低的時鐘頻率。

分頻器的設計：

?

驗證碼：

?

這里的常數(shù)值為 2500 萬（其中板載時鐘 = 50MHz），表示 1Hz 時鐘的 0.5 秒開啟和 0.5 秒關閉時間。

8位計數(shù)器的設計：

?

如您所見，設計非常簡單，由一系列存儲一位數(shù)據(jù)的觸發(fā)器和一個全加器組成，如博客系列的第 2部分所述。

驗證碼：

?

這里模塊計數(shù)器有 50MHz 板載時鐘作為輸入，因此我們通過實例化將其饋送到分頻器模塊，將其分頻并減少到 1Hz 時鐘（見第 8 行）。

完整設計（預期）：

?

綜合：

?

現(xiàn)在是時候為設計實現(xiàn)編寫約束文件了。

約束文件：

?

SDC 文件：

?

由于我們在 ISE 中有綜合、實現(xiàn)和比特流生成，因此在 Quartus Prime 中稱為分析和綜合、擬合器和匯編器。顯然，所有人都做同樣的工作。

點擊編譯！

?

然后打開程序員，然后單擊開始。

?

?

?

?

1 / 2 ?選擇編程文件

?

然后，一旦設備被編程，它將顯示成功消息。

由于 8 位計數(shù)與板載 LED 相關聯(lián)（檢查約束文件）。因此，可以在船上查看輸出！

輸出：

?