那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

利用高速可編程邏輯器件的圖像邊緣檢測(cè)器的解決方案

電子設(shè)計(jì) ? 來(lái)源:郭婷 ? 作者:電子設(shè)計(jì) ? 2019-08-02 08:09 ? 次閱讀
引言

圖像邊緣檢測(cè)是圖像處理的一項(xiàng)基本技術(shù),在工業(yè)、醫(yī)學(xué)、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個(gè)難題。雖然DSP具備指令流水線特性和很高的處理速度,但其速度仍然很受限制,而利用高速可編程邏輯器件FPGACPLD來(lái)設(shè)計(jì)圖像邊緣檢測(cè)器可以很好的克服這個(gè)問(wèn)題,是一種全新的解決方案。

1 圖像邊緣檢測(cè)算法

用于圖像邊緣檢測(cè)的算法很多,諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等,由于Sobel算法只涉及到加法操作,并且可以取得很好的效果,所以是最常用的邊緣檢測(cè)算法。由于圖像在邊緣附近會(huì)出現(xiàn)灰度上的突變,所以,Sobel邊緣檢測(cè)方法以原始圖像灰度為基礎(chǔ),并通過(guò)考察圖像每個(gè)像素在某個(gè)領(lǐng)域內(nèi)灰度的變化,然后利用邊緣鄰近的一階導(dǎo)數(shù)最大值來(lái)檢測(cè)邊緣,再設(shè)置權(quán)重來(lái)檢測(cè)水平、垂直、左對(duì)角、右對(duì)角等各個(gè)不同方向上密度幅度的不同來(lái)實(shí)現(xiàn)邊沿檢測(cè)。圖1所示是一個(gè)3×3像素的舉例,其水平、垂直、左對(duì)角和右對(duì)角圖像上密度幅度的變化可以表示為:

利用高速可編程邏輯器件的圖像邊緣檢測(cè)器的解決方案

其中,H、V、DL、DR用于計(jì)算梯度的大小和方向,而梯度的大小可由正式給出一個(gè)普遍的估計(jì)值:

Magnitude=Max(H,V,DR,DL)

這樣,通過(guò)對(duì)圖像灰度作直方圖分析,便可以給出區(qū)分度閥值,如果Magnitude大于這個(gè)閥值,則該像素為邊界像素,否則為一般像素。

2 系統(tǒng)設(shè)計(jì)

該邊緣檢測(cè)器以ALTERA公司的FLEX10K20芯片為核心器件。由圖像傳感器獲取的圖像經(jīng)前端處理器處理即可得到3×3像素圖形數(shù)據(jù),然后送入各個(gè)濾波器進(jìn)行濾波,最后將有關(guān)結(jié)果送輸出處理模塊處理后輸出。

邊緣檢測(cè)的關(guān)鍵是求出四個(gè)方向的圖像梯度數(shù)據(jù)絕對(duì)值的最大值,同時(shí)判別最大值出現(xiàn)的方向,其內(nèi)部結(jié)構(gòu)如圖3所示,邊緣檢測(cè)的核心部分包括濾波器FILTER、比較器COMPARE、邊界判斷器JUDGE和寄存器等。

利用高速可編程邏輯器件的圖像邊緣檢測(cè)器的解決方案

2.1 濾波器的設(shè)計(jì)

濾波器(FILTER)的設(shè)計(jì)可采用兩級(jí)并行流水線方案,其內(nèi)部結(jié)構(gòu)如圖4所示。圖中的QA、QB、QC、QD、QE、QF對(duì)應(yīng)接上Q0、Q3、Q6、Q2、Q5、Q8表示水平方向?yàn)V波,其輸出則為H_FILTER。垂直方向?yàn)V波器、左對(duì)角濾波器和右對(duì)角濾波與水平方向?yàn)V波器類似。為了提高加法運(yùn)算的速度,加法器的設(shè)計(jì)可選用超前進(jìn)位加法器。

利用高速可編程邏輯器件的圖像邊緣檢測(cè)器的解決方案

2.2 比較器的設(shè)計(jì)

比較器模塊的功能是比較兩個(gè)輸入值以得到其最大值。其VHDL源程序如下:

利用高速可編程邏輯器件的圖像邊緣檢測(cè)器的解決方案

2.3 邊界判斷器的設(shè)計(jì)

邊界判斷器JUDGE的功能是根據(jù)區(qū)分度閥值、四個(gè)濾波器的輸出及其最大值進(jìn)行邊界的判斷。其VHDL源程序如下:

利用高速可編程邏輯器件的圖像邊緣檢測(cè)器的解決方案

3 仿真分析

事實(shí)上,對(duì)于圖像邊緣檢測(cè)中的sobel算法來(lái)說(shuō),若使用FPGA來(lái)設(shè)計(jì),則H、V、DR、DL四個(gè)方向的濾波可以全部并行。另外,由于每個(gè)方向的濾波器設(shè)計(jì)時(shí)均采用一級(jí)四路并行加法器與一級(jí)雙路并行加法器相串聯(lián),因此,算上兩級(jí)串行比較器。實(shí)際上,整個(gè)過(guò)程只有四級(jí)串行結(jié)構(gòu)。

4 結(jié)束語(yǔ)

對(duì)于本文所設(shè)計(jì)的系統(tǒng),假設(shè)使用40 MHz的系統(tǒng)時(shí)鐘,則處理一個(gè)像素點(diǎn)的時(shí)間約100 ns,也就是說(shuō),處理一張800×600的圖像所用的時(shí)間不到50 ms。由此可見(jiàn),該設(shè)計(jì)可大大提高圖像邊沿檢測(cè)的處理速度。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    554

    文章

    8059

    瀏覽量

    350455
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21798

    瀏覽量

    606049
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1257

    瀏覽量

    169636
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    可編程邏輯器件

    可編程邏輯器件到底是干什么用的呢,簡(jiǎn)單的說(shuō),就是通過(guò)重新寫(xiě)程序,重新注入到這個(gè)器件中達(dá)到實(shí)現(xiàn)其它的功能。最常見(jiàn)的當(dāng)屬電腦了。電腦本身除了加法,減法和簡(jiǎn)單的邏輯運(yùn)算四種。比如要是想實(shí)現(xiàn)一個(gè)功能讓電腦
    發(fā)表于 04-15 10:02

    可編程邏輯器件發(fā)展歷史

    )幾個(gè)發(fā)展階段,其中 CPLD/FPGA 屬高密度可編程邏輯器件,CPLD 和 FPGA 是 80年代中后期出現(xiàn)的,其特點(diǎn)是具有用戶可編程的特性。 利用 CPLD/FPGA,電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室
    發(fā)表于 02-26 10:08

    可編程邏輯器件是如何發(fā)展的?

    可編程邏輯器件是如何發(fā)展的?
    發(fā)表于 04-29 06:23

    PLD可編程邏輯器件

    PLD可編程邏輯器件 英文全稱為:programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的,他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。一般的PLD
    發(fā)表于 07-22 09:05

    可編程邏輯器件設(shè)計(jì)

    可編程邏輯器件設(shè)計(jì) (264頁(yè),nlc格式)
    發(fā)表于 03-25 16:41 ?66次下載

    可編程邏輯器件基礎(chǔ)及應(yīng)用實(shí)驗(yàn)指導(dǎo)書(shū)

    可編程邏輯器件基礎(chǔ)及應(yīng)用實(shí)驗(yàn)指導(dǎo)書(shū) 《可編程邏輯器件基礎(chǔ)及應(yīng)用》是一門(mén)側(cè)重掌握可編程邏輯器件的基本結(jié)構(gòu)和原理的課程。重點(diǎn)是使學(xué)生掌握基于可編程
    發(fā)表于 03-24 14:22 ?29次下載

    什么是PLD(可編程邏輯器件)

    什么是PLD(可編程邏輯器件) PLD是可編程邏輯器件(Programable Logic Device)的簡(jiǎn)稱,F(xiàn)PGA是現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programable Gate Array)
    發(fā)表于 06-20 10:32 ?2.7w次閱讀
    什么是PLD(<b class='flag-5'>可編程邏輯器件</b>)

    基于可編程邏輯器件的數(shù)字電路設(shè)計(jì)

    基于可編程邏輯器件的數(shù)字電路設(shè)計(jì)  0 引 言   可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路,它可以由用戶來(lái)進(jìn)行編程和進(jìn)行配置,利用
    發(fā)表于 11-16 10:46 ?1636次閱讀
    基于<b class='flag-5'>可編程邏輯器件</b>的數(shù)字電路設(shè)計(jì)

    EDA技術(shù)與應(yīng)用(可編程邏輯器件)

    7.1 可編程邏輯器件的基本原理 7.2 可編程邏輯器件的設(shè)計(jì)技術(shù) 7.3 可編程邏輯器件編程與配置
    發(fā)表于 05-23 10:46 ?142次下載
    EDA技術(shù)與應(yīng)用(<b class='flag-5'>可編程邏輯器件</b>)

    可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用

    可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用
    發(fā)表于 12-11 23:38 ?0次下載

    可編程邏輯器件(書(shū)皮)

    可編程邏輯器件(書(shū)皮)
    發(fā)表于 07-10 14:34 ?0次下載

    可編程邏輯器件EPLD是如何設(shè)計(jì)的

    可編程邏輯器件(Electrically Programmable Logic Device,EPLD)是指采用電信號(hào)的可擦可編程邏輯器件
    發(fā)表于 08-22 18:12 ?1530次閱讀

    可編程邏輯器件的結(jié)構(gòu)

    常見(jiàn)的可編程邏輯器件分為FPGA、EPLD(CPLD)。下面簡(jiǎn)單介紹兩類器件的結(jié)構(gòu)和區(qū)別。
    的頭像 發(fā)表于 03-24 14:18 ?1258次閱讀
    <b class='flag-5'>可編程邏輯器件</b>的結(jié)構(gòu)

    可編程邏輯器件測(cè)試

    可編程邏輯器件 (Programmable Loeie Device,PLD)是一種用戶編程實(shí)現(xiàn)某種邏輯功能的邏輯器件,主要由
    發(fā)表于 06-06 15:37 ?720次閱讀
    <b class='flag-5'>可編程邏輯器件</b>測(cè)試

    什么叫可編程邏輯器件 可編程邏輯器件有哪些特征和優(yōu)勢(shì)?

    可編程邏輯器件(Programmable Logic Device,PLD)是一類集成電路器件,可以根據(jù)用戶的需求進(jìn)行編程和配置,以實(shí)現(xiàn)特定的邏輯功能。它們具有
    發(fā)表于 09-14 15:25 ?3022次閱讀
    百家乐官网赌现金| 百家乐官网大小牌路的含义| 百家乐手机投注平台| 海南博彩业| 布加迪百家乐官网的玩法技巧和规则 | 明升网站| 百家乐预测和局| 明升| 玩百家乐新2娱乐城| 百家乐官网软件代打| 百家乐注码投注论坛| 涪陵区| 百家乐的分析| 百家乐官网现金网开户平台| 广发百家乐的玩法技巧和规则| 澳门百家乐官网国际| 大发888什么赢钱快| 大丰收百家乐官网的玩法技巧和规则 | 千亿娱乐城注册| 做生意进门风水| 岳阳县| 百家乐园选百利宫| 上饶市| 百家乐做庄家必赢诀窍| 娱乐城百家乐官网规则| 百家乐棋牌游戏开发| 百家乐官网007| 大发扑克网| 百家乐稳赢秘笈| 亚洲百家乐官网新全讯网| 金花百家乐的玩法技巧和规则 | 百家乐官网老是输| 娱网棋牌下载| 澳门百家乐登陆网址| 百家乐官网专家赢钱打法| 全讯网ceo| 百家乐分析资料| 百家乐官网风云论坛| 威尼斯人娱乐场门票| 百家乐官网园天将| bet365注册哪家好|