EPM1270F256C4N，ALTERA/阿爾特拉，即時開啟非易失性CPLD,處理器
EPM1270F256C4N，ALTERA/阿爾特拉，即時開啟非易失性CPLD,處理器
EPM1270F256C4N，ALTERA/阿爾特拉，
介紹
MAX?II系列即時開啟非易失性CPLD基于0.18-μ，
6層金屬閃存工藝，密度從240到2210個邏輯元件（LE）（128
至2210個等效宏小區(qū)）和8Kbits的非易失性存儲器。MAX II設備
與其他CPLD相比，提供高I/O數(shù)、快速性能和可靠的安裝
架構。具有MultiVolt核心、用戶閃存（UFM）塊和
增強的系統(tǒng)可編程性（ISP），MAX II設備被設計為減少
成本和功率，同時為總線等應用提供可編程解決方案
橋接、I/O擴展、上電復位（POR）和順序控制以及設備
配置控制。
功能
MAX II CPLD具有以下特點：
■ 低成本、低功耗CPLD
■ 即時開啟、非易失性架構
■ 待機電流低至25μA
■ 提供快速傳播延遲和時鐘到輸出時間
■ 提供四個全局時鐘，每個邏輯陣列塊（LAB）有兩個可用時鐘
■ 用于非易失性存儲的UFM塊高達8 Kbits
■ MultiVolt核心可為以下任一設備提供外部電源電壓
3.3伏/2.5伏或1.8伏
■ 支持3.3V、2.5V、1.8V和1.5-V邏輯電平的MultiVolt I/O接口
■ 總線友好架構，包括可編程轉換速率、驅動強度，
總線保持和可編程上拉電阻器
■ 施密特觸發(fā)器啟用噪聲容忍輸入（每個引腳可編程）
■ I/O完全符合外圍組件互連專用
興趣組（PCI SIG）PCI本地總線規(guī)范，3.3-V版本2.2
工作頻率為66 MHz
■ 支持熱插拔
■ 內(nèi)置聯(lián)合測試行動小組（JTAG）邊界掃描測試（BST）電路
符合IEEE標準1149.1-1990
■ ISP電路符合IEEE標準1532
